特許
J-GLOBAL ID:200903095306648965

半導体記憶装置及びその製造方法、並びに携帯電子機器

発明者:
出願人/特許権者:
代理人 (2件): 山崎 宏 ,  前田 厚司
公報種別:公開公報
出願番号(国際出願番号):特願2005-060927
公開番号(公開出願番号):特開2006-245415
出願日: 2005年03月04日
公開日(公表日): 2006年09月14日
要約:
【課題】 電荷保持特性に優れ、時間経過に伴う読出電流の減少を抑制できる半導体記憶装置を提供する。【解決手段】 第1導電型の領域によって互いに隔てられた2つの第2導電型の領域102,103を有する半導体層101と、半導体層101の表面上に形成されたメモリ機能体104と、ゲート電極105とを備えた半導体記憶装置1において、メモリ機能体104は、電荷蓄積絶縁体108と、この電荷蓄積絶縁体108と半導体層101との間の電荷保持絶縁体106とを有し、ゲート絶縁膜を兼ねている。そして、電荷保持絶縁体106は、半導体中で第2導電型を生じさせる不純物原子(燐)115を含んでいる。【選択図】図1
請求項(抜粋):
表面部に、第1導電型の領域と、前記第1導電型の領域によって互いに隔てられた2つの第2導電型の領域とを有する半導体層と、 前記半導体層の表面上に形成され、電荷を蓄積する機能を有するメモリ機能体と、 前記半導体層の第1導電型の領域の上方に設けられたゲート電極とを備え、 前記メモリ機能体は、電荷を蓄積する機能を有する電荷蓄積絶縁体と、この電荷蓄積絶縁体と前記半導体層との間に位置し、電荷蓄積絶縁体に蓄積された電荷を保持する機能を有する電荷保持絶縁体とを有し、 前記電荷蓄積絶縁体と、前記半導体層の第1導電型の領域内の予め定められた深さの箇所との間に、半導体中で第2導電型を生じさせる不純物原子が存在していることを特徴とする半導体記憶装置。
IPC (4件):
H01L 21/824 ,  H01L 29/792 ,  H01L 29/788 ,  H01L 27/115
FI (2件):
H01L29/78 371 ,  H01L27/10 434
Fターム (27件):
5F083EP17 ,  5F083EP18 ,  5F083EP22 ,  5F083EP48 ,  5F083ER02 ,  5F083ER14 ,  5F083ER17 ,  5F083ER21 ,  5F083ER30 ,  5F083GA01 ,  5F083JA04 ,  5F083JA19 ,  5F083PR09 ,  5F083PR12 ,  5F083ZA21 ,  5F101BA42 ,  5F101BA45 ,  5F101BA47 ,  5F101BA48 ,  5F101BB02 ,  5F101BC11 ,  5F101BD15 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF05 ,  5F101BH03
引用特許:
出願人引用 (1件) 審査官引用 (7件)
全件表示

前のページに戻る