特許
J-GLOBAL ID：200903020404936740
SIMD型マイクロプロセッサ
発明者：
出願人/特許権者：
代理人 (2件)：
田中 光雄
, 山田 卓二
公報種別：公開公報
出願番号（国際出願番号）：特願2006-249375
公開番号（公開出願番号）：特開2008-071130
出願日： 2006年09月14日
公開日（公表日）： 2008年03月27日
要約：
【課題】PE毎に複数の演算器を有するSIMD型マイクロプロセッサにおいて、条件付き命令実行の際に各演算器で演算を実施するか否かを決定できるようにする。【解決手段】本発明に係るSIMD型マイクロプロセッサは、複数のプロセッサエレメントがプロセッサエレメントアレイ部を構成し、各プロセッサエレメントが夫々、M個(Mは2以上の自然数)の算術論理演算回路、及び、個々の算術論理演算回路に対応するM個の演算結果格納用レジスタを装備するSIMD型マイクロプロセッサである。そのようなSIMD型マイクロプロセッサにおいて、更に、各プロセッサエレメントが、個々の算術論理演算回路から演算出力された条件データを格納する条件レジスタ部をM個装備しており、条件付き命令実行の際に、条件レジスタ部に格納された条件データにより、対応する算術論理演算回路の夫々が演算を実行するか否かを決定することを特徴とする。【選択図】図1
請求項（抜粋）：
複数のプロセッサエレメントがプロセッサエレメントアレイ部を構成し、
各プロセッサエレメントが夫々、
M個(Mは2以上の自然数)の算術論理演算回路、及び、個々の算術論理演算回路に対応するM個の演算結果格納用レジスタを装備するSIMD型マイクロプロセッサにおいて、
更に、各プロセッサエレメントが、個々の算術論理演算回路から演算出力された条件データを格納する条件レジスタ部をM個装備しており、
条件付き命令実行の際に、条件レジスタ部に格納された条件データにより、対応する算術論理演算回路の夫々が演算を実行するか否かを決定することを特徴とするSIMD型マイクロプロセッサ。
IPC (1件)：
FI (1件)：
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
