特許
J-GLOBAL ID:200903020431740202

電子素子、電子素子の製造方法、表示装置及び演算装置

発明者:
出願人/特許権者:
代理人 (2件): 柏木 慎史 ,  柏木 明
公報種別:公開公報
出願番号(国際出願番号):特願2004-229274
公開番号(公開出願番号):特開2006-049617
出願日: 2004年08月05日
公開日(公表日): 2006年02月16日
要約:
【課題】 印刷法のような低コストかつ材料使用効率の高い方法が適用でき、簡便に微細なパターンの形成が可能であって、かつ、パターン形成以外に高付加価値機能を有する電子素子の製造方法を提供する。【解決手段】 粘性の低い塗工液4を用いた場合においても、表面性変化層2上における孔版3の成膜部のみの濡れ性を向上させており、さらに孔版3と基板1とが密着しているため、基板1全面に塗工液4を付与しても、非成膜部への塗工液4付着、基板1と孔版3間への塗工液4流出といった問題が発生しない。よって、高精細かつ膜厚1μm程度以下の薄膜パターニングを、簡単なプロセスにて短時間で実現することが可能となる。【選択図】 図1
請求項(抜粋):
基板上にエネルギー付与により臨界表面張力若しくは表面形状が変化する絶縁材料からなる表面性変化層を形成し、この表面性変化層上に電子素子を微細パターニングする電子素子の製造方法であって、 電子素子構成材料の形成に先立ち、所望のパターン形状の孔版を前記基板に形成された前記表面性変化層上に密着させる工程と、 前記孔版が密着された前記表面性変化層に対するエネルギー付与により当該表面性変化層の濡れ性を変化させる工程と、 濡れ性を変化させた前記表面性変化層に対して前記孔版を密着させたまま前記電子素子構成材料の少なくとも一つの塗工液を前記基板上に付与してパターニングを行う工程と、 を備える電子素子の製造方法。
IPC (3件):
H01L 21/336 ,  H01L 29/786 ,  H01L 21/288
FI (3件):
H01L29/78 627C ,  H01L21/288 Z ,  H01L29/78 612D
Fターム (32件):
4M104AA01 ,  4M104BB02 ,  4M104BB04 ,  4M104BB05 ,  4M104BB06 ,  4M104BB07 ,  4M104BB08 ,  4M104BB09 ,  4M104BB13 ,  4M104BB14 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104BB36 ,  4M104CC01 ,  4M104DD51 ,  4M104DD71 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F110AA16 ,  5F110BB01 ,  5F110CC05 ,  5F110DD01 ,  5F110DD02 ,  5F110DD05 ,  5F110DD12 ,  5F110GG04 ,  5F110GG05 ,  5F110NN72 ,  5F110NN73 ,  5F110QQ01
引用特許:
出願人引用 (4件)
全件表示
審査官引用 (2件)

前のページに戻る