特許
J-GLOBAL ID：200903022470437781

半導体集積回路の配置装置、半導体集積回路の配置方法、半導体集積回路の配置を決めるプログラムを記録した記録媒体及び半導体集積回路の配置を決めるプログラム

発明者：
金澤 裕治

金澤 裕治 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 大菅 義之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-330598
公開番号（公開出願番号）：特開2002-203909
出願日： 2001年10月29日
公開日（公表日）： 2002年07月19日
要約：
【要約】【課題】半導体集積回路のレイアウト設計を効率よく行えるようにすることである。【解決手段】サブモジュール内の初期仮配置が決定され、ネットの重みが設定されたなら(図3,S11)、サブモジュール間パス最適化プロセスを呼び出し、サブモジュール間の配置・配線を行う(S12)。サブモジュール間の配線の中で遅延制約を満たさない部分が存在するる場合には、サブモジュール内仮配置修正プロセスを呼び出し、サブモジュール内のセルの仮配置を修正する(S14)。
請求項（抜粋）：
半導体集積回路のサブモジュール内のセルの仮配置を行う仮配置手段と、サブモジュール間の配置・配線を行うサブモジュール配置手段と、前記サブモジュール配置手段により決定されたモジュール間の配置・配線により定まる遅延が所定の遅延制約を満たさない場合に、サブモジュール内のセルの仮配置を修正する仮配置修正手段とを備えることを特徴とする半導体集積回路の配置装置。
IPC (3件)：
H01L 21/82 ,  G06F 17/50 658 ,  G06F 17/50
FI (4件)：
G06F 17/50 658 A ,  G06F 17/50 658 L ,  G06F 17/50 658 U ,  H01L 21/82 C
Fターム (12件)：
5B046AA08 ,  5B046BA05 ,  5B046CA06 ,  5B046GA01 ,  5B046JA03 ,  5F064DD02 ,  5F064DD03 ,  5F064DD04 ,  5F064DD05 ,  5F064DD24 ,  5F064HH06 ,  5F064HH12
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM