特許
J-GLOBAL ID：200903022490512909

回路基板および回路基板の製造方法

発明者：
佐藤 浩三

佐藤 浩三 について

, 
斎藤 公彦

斎藤 公彦 について


出願人/特許権者：
新藤電子工業株式会社

新藤電子工業株式会社 について


代理人 (1件)： 中尾 俊介
公報種別：公開公報
出願番号（国際出願番号）：特願2001-207612
公開番号（公開出願番号）：特開2003-023123
出願日： 2001年07月09日
公開日（公表日）： 2003年01月24日
要約：
【要約】【課題】 回路パターンに溝状のえぐれが形成されることを防止すること、ウィスカー発生を抑制すること、および電子部品との電気的な接続状態を良好としながら、その上脆性のない回路基板およびその回路基板の製造方法を提供することにある。【解決手段】 絶縁フィルム1の表面に金属層2があるものを材料とし、その金属層をエッチングして、所望の回路パターン3を形成する。その回路パターンの表面にウィスカー抑制層4を形成し、そのウィスカー抑制層の表面に第1のすずめっき層5を形成する。第1のすずめっき層の表面で、回路パターンの端子部分を除いた個所に、回路パターンを保護する保護層6を形成し、回路パターンの端子部分に、第2のすずめっき層7を形成する。
請求項（抜粋）：
絶縁フィルムの表面に金属層があり、その金属層を所望の回路パターンとして用いる回路基板において、前記回路パターンの表面にウィスカー抑制層があり、そのウィスカー抑制層の表面に第1のすずめっき層があり、その第1のすずめっき層の表面で、前記回路パターンの端子部分を除く位置に、前記回路パターンを保護する保護層が形成されているとともに、前記回路パターンの端子部分に、第2のすずめっき層が形成されていることを特徴とする回路基板。
IPC (6件)：
H01L 23/12 ,  C25D 7/00 ,  H05K 1/09 ,  H05K 1/11 ,  H05K 3/24 ,  H05K 3/40
FI (6件)：
C25D 7/00 J ,  H05K 1/09 C ,  H05K 1/11 D ,  H05K 3/24 D ,  H05K 3/40 C ,  H01L 23/12 Q
Fターム (49件)：
4E351AA03 ,  4E351AA04 ,  4E351AA16 ,  4E351BB01 ,  4E351BB23 ,  4E351BB24 ,  4E351BB33 ,  4E351BB36 ,  4E351CC06 ,  4E351DD04 ,  4E351DD12 ,  4E351DD24 ,  4E351GG02 ,  4E351GG12 ,  4K024AA07 ,  4K024AB02 ,  4K024BA01 ,  4K024BA06 ,  4K024BA09 ,  4K024BB11 ,  5E317AA01 ,  5E317AA07 ,  5E317BB02 ,  5E317BB03 ,  5E317BB11 ,  5E317BB18 ,  5E317CC31 ,  5E317CC52 ,  5E317CD23 ,  5E317CD25 ,  5E317GG05 ,  5E317GG09 ,  5E317GG11 ,  5E343AA02 ,  5E343AA17 ,  5E343AA18 ,  5E343AA33 ,  5E343BB09 ,  5E343BB17 ,  5E343BB18 ,  5E343BB24 ,  5E343BB34 ,  5E343BB54 ,  5E343BB61 ,  5E343BB71 ,  5E343DD43 ,  5E343EE52 ,  5E343GG14 ,  5E343GG20
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM