半導体記憶装置及びデータ書き込み方法

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-321738
公開番号（公開出願番号）：特開平10-162577
出願日： 1996年12月02日
公開日（公表日）： 1998年06月19日
要約：

【要約】【課題】チップサイズの増大なく、デ-タの高速書き込みを達成する。【解決手段】メモリセルアレイ10は、複数のブロックBK1〜BKnから構成される。各ブロックの構成は、同じである。ブロックBK1において、カラムC0〜C3の各ビット線対22は、センスアンプ15-0〜15-3及びカラム選択ゲ-ト19-0〜19-3を経由してDQ線対20-1に接続される。センスアンプ15-0〜15-3は、制御信号SAP0,BSAN0,...SAP3,BSAN3により、それぞれ独立に活性状態及び非活性状態が制御される。制御信号SAP0,BSAN0,...SAP3,BSAN3は、ワ-ド線制御回路の出力信号SEN及びカラムデコ-ダの出力信号CSL0〜CSLn-1に基づいて生成される。

請求項（抜粋）：

メモリセルアレイのロウを選択するロウデコ-ダと、前記メモリセルアレイのカラムを選択するカラム選択ゲ-トと、前記カラム選択ゲ-トにカラム選択信号を出力するカラムデコ-ダと、前記メモリセルアレイと前記カラム選択ゲ-トの間に接続され、前記メモリセルアレイの1つのカラムに1つずつ設けられる複数のセンスアンプと、前記複数のセンスアンプを活性化させるためのセンスアンプ制御回路とを有する半導体記憶装置において、前記センスアンプ制御回路には、前記カラム選択信号が入力され、前記センスアンプ制御回路は、前記カラム選択ゲ-トにより選択された前記メモリセルアレイのカラムのセンスアンプを、前記メモリセルアレイの他のカラムのセンスアンプとは独立して活性化させることができることを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/409 , G11C 11/401

FI (2件)：

G11C 11/34 353 E , G11C 11/34 362 H

引用特許：

審査官引用 (9件)

特開平2-278593
ダイナミック型RAM
公報種別：公開公報出願番号：特願平4-160642 出願人：株式会社日立製作所
半導体記憶装置
公報種別：公開公報出願番号：特願平5-231869 出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社

全件表示

前のページに戻る