特許
J-GLOBAL ID:200903022964927641

集積回路デバイス及びそれを搭載したモジュール

発明者:
出願人/特許権者:
代理人 (1件): 土井 健二 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-039247
公開番号(公開出願番号):特開2000-243893
出願日: 1999年02月17日
公開日(公表日): 2000年09月08日
要約:
【要約】 (修正有)【課題】高速動作が要求されるデータ入出力信号の端子、リード、モジュール外部端子間の接続を、全て同等の長さでしかも最短の長さにする。【解決手段】本発明は、チップ10の第1の辺に沿ってデータ入出力端子群30Bを配置する。そして、第1の辺に沿ってデータ入出力端子用リード群12Bを配置し、チップ上のデータ入出力端子群30Bと接続する。このデータ入出力端子群30Bには、複数のデータ入出力端子DQと、そのタイミングを制御するデータ入出力ストローブ信号の端子DQSと、データ入出力用電源端子VCCQ、VSSQと、必要に応じてデータマスク信号の端子DQMが含まれる。これらのデータ入出力端子用リード群12Bは、データ入出力端子DQとデータ入出力ストローブ信号端子DQSに接続され、チップの第1の辺に沿って配置されるので、プラスチックモールド等により封止された後のデバイスにおいて、上記第1の辺に沿って一列にデータ入出力端子群用のリード端子群12Bが配置される。
請求項(抜粋):
複数のデータ入出力端子を有する集積回路デバイスにおいて、集積回路が形成され、第1の辺に沿って前記複数のデータ入出力端子とデータ入出力用電源端子とを有するデータ入出力端子群が形成されたチップと、前記第1の辺に対向する第1の辺に沿って配置され、前記チップ上のデータ入出力端子と接続されるデータ入出力端子用リード群と、前記チップ上に延長され前記データ入出力用電源端子に接続される入出力用電源端子用リードと前記チップと前記リードの一部を被覆するパッケージ部とを有する集積回路デバイス。
IPC (2件):
H01L 23/50 ,  H01L 25/00
FI (2件):
H01L 23/50 X ,  H01L 25/00 B
Fターム (3件):
5F067BE10 ,  5F067CD00 ,  5F067CD03
引用特許:
審査官引用 (5件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願平6-050140   出願人:株式会社東芝
  • 半導体装置
    公報種別:公開公報   出願番号:特願平3-170878   出願人:三菱電機株式会社
  • LOC型半導体装置
    公報種別:公開公報   出願番号:特願平4-218856   出願人:日本電気株式会社
全件表示

前のページに戻る