特許
J-GLOBAL ID：200903023805331670

マルチスレッドプロセッサ

発明者：
吉田 利雄

吉田 利雄 について

, 
鵜飼 昌樹

鵜飼 昌樹 について

, 
清田 直宏

清田 直宏 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 真田 有
公報種別：公開公報
出願番号（国際出願番号）：特願2004-222042
公開番号（公開出願番号）：特開2006-040141
出願日： 2004年07月29日
公開日（公表日）： 2006年02月09日
要約：
【課題】 スレッドの切り替えを効率良く行なうことにより、処理速度を短縮させる。【解決手段】複数のキャッシュのうち最下位層のキャッシュ20において命令にかかる要求についてキャッシュミスが生じた際に、そのキャッシュミスにかかる要求に関して、キャッシュ制御部25が、命令にかかる命令識別子およびスレッド識別子をマルチスレッド制御部11に通知し、このマルチスレッド制御部11が、キャッシュ制御部25から通知された命令識別子およびスレッド識別子に基づいて、次に命令完了すべき命令に関してキャッシュミスが生じた場合に、スレッドを切り替える。【選択図】 図1
請求項（抜粋）：
1以上の命令をそれぞれそなえた複数のスレッドを、1以上の演算器により並列的に実行可能なマルチスレッドプロセッサであって、 該演算器により処理を実行する該スレッドを選択的に切り替えるとともに、該命令が前記複数のスレッドのうちいずれの該スレッドに属するものであるかを示すスレッド識別子を設定するマルチスレッド制御部と、 該スレッド上の該命令に対して当該命令を特定する命令識別子を設定する命令制御部と、 データを一時的に保持可能であり階層的にそなえられた複数のキャッシュと、 前記複数のキャッシュへの該データの書き込み・読み出しを管理するキャッシュ制御部とをそなえ、 前記複数のキャッシュのうち最下位階層の該キャッシュにおいて該命令にかかる要求についてキャッシュミスが生じた際に、当該キャッシュミスにかかる該要求に関して、該キャッシュ制御部が、当該命令にかかる該命令識別子および該スレッド識別子を該マルチスレッド制御部に通知し、 該マルチスレッド制御部が、該キャッシュ制御部から通知された該命令識別子および該スレッド識別子に基づいて、該演算器により実行中の該スレッドを他のスレッドに切り替えることを特徴とする、マルチスレッドプロセッサ。
IPC (3件)：
G06F 12/08 ,  G06F 9/38 ,  G06F 9/46
FI (7件)：
G06F12/08 519E ,  G06F12/08 505Z ,  G06F12/08 507Z ,  G06F12/08 509Z ,  G06F12/08 565 ,  G06F9/38 310A ,  G06F9/46 340B
Fターム (18件)：
5B005JJ12 ,  5B005KK12 ,  5B005MM05 ,  5B005NN01 ,  5B005NN22 ,  5B005NN73 ,  5B005SS12 ,  5B005UU32 ,  5B013AA01 ,  5B013AA05 ,  5B013CC12 ,  5B098AA03 ,  5B098FF01 ,  5B098GA05 ,  5B098GC01 ,  5B098GC20 ,  5B098GD05 ,  5B098GD14
引用特許：
出願人引用 (1件) 審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM