マルチスレッドプロセッサ用キャッシュ制御方式

発明者：
出願人/特許権者：
代理人 (1件)：小笠原吉義 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-144234
公開番号（公開出願番号）：特開2002-342163
出願日： 2001年05月15日
公開日（公表日）： 2002年11月29日
要約：

【要約】【課題】複数の命令流を実行するマルチスレッドプロセッサ用キャッシュ制御方式に関し,複数の命令流間での競合を防ぎ,キャッシュの有効利用する制御方式を実現することを目的とする。【解決手段】記憶制御部107 は,ソフトウェアによる指定,ハードウェア資源の統計情報などにより,キャッシュ110 のウェイごとに,スレッドの共有/占有状態を占有フラグ111 に,占有するスレッドIDをIDレジスタ112 に保持する。記憶制御部107 は,キャッシュアクセスでキャッシュミスになったとき,占有フラグ111 で該当ウェイの共有/占有を判定し,占有ならIDレジスタ112 で自スレッドの占有か否かを判定する。判定の結果,スレッド共有または自スレッド占有のウェイからリプレースメント先を選択してメモリからデータ転送を行う。

請求項（抜粋）：

複数の命令流を実行するマルチスレッドプロセッサ用のキャッシュを制御する方式において,前記キャッシュの一部分に対し,複数の命令流で共有するか,特定の命令流で占有して用いるかの割り当てを指定できる手段を持つことを特徴とするマルチスレッドプロセッサ用キャッシュ制御方式。

IPC (8件)：

G06F 12/08 523 , G06F 12/08 507 , G06F 12/08 543 , G06F 12/08 561 , G06F 12/08 565 , G06F 9/46 340 , G06F 12/12 503 , G06F 12/12 551

FI (8件)：

G06F 12/08 523 B , G06F 12/08 507 Z , G06F 12/08 543 B , G06F 12/08 561 , G06F 12/08 565 , G06F 9/46 340 F , G06F 12/12 503 , G06F 12/12 551

Fターム (13件)：

5B005JJ13 , 5B005KK12 , 5B005MM01 , 5B005NN53 , 5B005NN54 , 5B005QQ04 , 5B005VV04 , 5B098AA03 , 5B098GA04 , 5B098GA05 , 5B098GD03 , 5B098GD15 , 5B098GD21

引用特許：

審査官引用 (12件)

特開平4-100158
キャッシュメモリを作動する方法およびコンピュータシステム
公報種別：公開公報出願番号：特願平10-019476 出願人：エスジーエス-トムソンマイクロエレクトロニクスリミテッド
データ処理装置
公報種別：公開公報出願番号：特願平10-032675 出願人：松下電器産業株式会社

全件表示

前のページに戻る