特許
J-GLOBAL ID：200903023853434766
マルチチップ半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-151800
公開番号（公開出願番号）：特開平11-345934
出願日： 1998年06月01日
公開日（公表日）： 1999年12月14日
要約：
【要約】【課題】低抵抗の接続プラグを短時間で形成すること。【解決手段】セラミックス基板1の表面に溝2を形成し、次に溝2の深さよりも厚い焼成型の導電性ペースト3により、溝2の内部を埋め込み、次に導電性ペースト3を仮硬化し、次に溝2の外部の余剰な導電性ペースト3をCMPによって除去し、次に導電性ペースト3を焼成し、最後に導電性ペースト3が現れるまでセラミックス基板1の裏面を研磨する。
請求項（抜粋）：
基板表面に溝を形成する工程と、前記溝の内部および外部に形成した焼成型のペーストにより、前記溝の内部を埋め込む工程と、前記ペーストを仮硬化する工程と、前記溝外部の余剰な前記ペーストを除去する工程と、前記ペーストを焼成する工程とを有することを特徴とするマルチチップ半導体装置の製造方法。
IPC (5件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
, H01L 27/04
, H01L 21/822
H01L 25/08 B
, H01L 27/04 Z
