特許
J-GLOBAL ID：200903024500034191

半導体装置の製造方法

発明者：
杉田 義博

杉田 義博 について

, 
森▲崎▼ 祐輔

森▲崎▼ 祐輔 について

, 
入野 清

入野 清 について

, 
肖 石琴

肖 石琴 について

, 
大場 隆之

大場 隆之 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (2件)： 高橋 敬四郎 ,  来山 幹雄
公報種別：公開公報
出願番号（国際出願番号）：特願2002-231786
公開番号（公開出願番号）：特開2004-071973
出願日： 2002年08月08日
公開日（公表日）： 2004年03月04日
要約：
【課題】ジルコニアやハフニアからなる絶縁膜を、ウェット処理でエッチングすることにより半導体装置を作製する方法を提供する。【解決手段】半導体基板の表面上に、ジルコニアまたはハフニアからなる絶縁膜を形成する。絶縁膜の表面の一部を、マスクパターンで覆う。マスクパターンをマスクとして、絶縁膜のうちマスクパターンで覆われていない部分にイオンを注入することにより、絶縁膜にダメージを与える。マスクパターンをマスクとして、絶縁膜の一部をエッチングする。【選択図】 図1
請求項（抜粋）：
(a1)半導体基板の表面上に、ジルコニアまたはハフニアからなる絶縁膜を形成する工程と、 (a2)前記絶縁膜の表面の一部を、マスクパターンで覆う工程と、 (a3)前記マスクパターンをマスクとして、前記絶縁膜のうち前記マスクパターンで覆われていない部分にイオンを注入することにより、該絶縁膜にダメージを与える工程と、 (a4)前記マスクパターンをマスクとして、前記絶縁膜の一部をエッチングする工程と を有する半導体装置の製造方法。
IPC (5件)：
H01L21/8238 ,  H01L21/306 ,  H01L21/316 ,  H01L27/092 ,  H01L29/78
FI (4件)：
H01L27/08 321D ,  H01L21/316 M ,  H01L29/78 301G ,  H01L21/306 T
Fターム (69件)：
5F043AA37 ,  5F043AA38 ,  5F043BB25 ,  5F043DD01 ,  5F043DD17 ,  5F043DD30 ,  5F043GG10 ,  5F048AC03 ,  5F048BB04 ,  5F048BB05 ,  5F048BB08 ,  5F048BB11 ,  5F048BB12 ,  5F048BB18 ,  5F048BC05 ,  5F048BC06 ,  5F048BE03 ,  5F048BF06 ,  5F048BF16 ,  5F048DA25 ,  5F058BA11 ,  5F058BA20 ,  5F058BC03 ,  5F058BD01 ,  5F058BD15 ,  5F058BF02 ,  5F058BF24 ,  5F058BH11 ,  5F058BH15 ,  5F058BH16 ,  5F058BJ04 ,  5F058BJ10 ,  5F140AA28 ,  5F140AB03 ,  5F140BA01 ,  5F140BD01 ,  5F140BD02 ,  5F140BD05 ,  5F140BD07 ,  5F140BD09 ,  5F140BD11 ,  5F140BE09 ,  5F140BE10 ,  5F140BE13 ,  5F140BE14 ,  5F140BE15 ,  5F140BE17 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG08 ,  5F140BG12 ,  5F140BG34 ,  5F140BG38 ,  5F140BG52 ,  5F140BG53 ,  5F140BH14 ,  5F140BH15 ,  5F140BH22 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK02 ,  5F140BK10 ,  5F140BK13 ,  5F140BK14 ,  5F140BK34 ,  5F140CB04 ,  5F140CB08 ,  5F140CF04
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM