特許
J-GLOBAL ID：200903024740402309

回路基板への半導体装置の実装方法および実装構造ならびに半導体装置

発明者：
金子 等

金子 等 について

, 
菊地 広実

菊地 広実 について

, 
太田 和彦

太田 和彦 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-099314
公開番号（公開出願番号）：特開2000-294600
出願日： 1999年04月06日
公開日（公表日）： 2000年10月20日
要約：
【要約】【課題】 回路基板に半田付け接続された半導体装置のパッケージ面と回路基板との対向間を接着させる接着剤を対向間へ効果的に流入させる。【解決手段】 回路基板面に配列形成された半導体装置のBGA端子接続用パターンの隣接するパターン間を一端から他端側へ絶縁材で形成された線状の仕切り区画8を回路基板面に並列形成してなる回路基板11と、BGA端子3がパッケージ2面に形成された半導体装置1と、からなり、半導体装置のBGA端子が回路基板のパターンそれぞれに半田付け接続されるとともに回路基板と半導体装置のパッケージ面間に接着剤6が流入接着されてなる。
請求項（抜粋）：
回路基板面に配列形成された半導体装置のBGA端子接続用パターンの隣接するパターン間を一端から他端側へ絶縁材でなる線状の仕切り区画を回路基板面に並列形成し、上記パターンに半導体装置のBGA端子を半田付け接続した状態で上記仕切り区画列の一端または両端から接着剤を流入させ、上記回路基板面と半導体装置のパッケージ面とを接着させることを特徴とする回路基板への半導体装置の実装方法。
IPC (2件)：
H01L 21/60 311 ,  H01L 21/56
FI (2件)：
H01L 21/60 311 S ,  H01L 21/56 E
Fターム (7件)：
5F044KK01 ,  5F044LL01 ,  5F044RR18 ,  5F044RR19 ,  5F061AA01 ,  5F061BA04 ,  5F061CA05
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM