特許
J-GLOBAL ID：200903024788797186
半導体記憶装置
発明者：
,
,
,
出願人/特許権者：
代理人 (2件)：
小川 勝男
, 田中 恭助
公報種別：公開公報
出願番号（国際出願番号）：特願2004-183338
公開番号（公開出願番号）：特開2006-012878
出願日： 2004年06月22日
公開日（公表日）： 2006年01月12日
要約：
【課題】 微細化の進展に伴いSRAMにかわる半導体メモリが求められているが、ロジックトランジスタとのプロセス整合性、低コストを両立できる半導体メモリの実現方法が課題である。【解決手段】 本発明は同一チップ内にロジック部とメモリ部を有する半導体装置において、メモリ部の単位メモリセルは少なくとも2つのトランジスタを有し、上記一つのトランジスタは蓄積電荷の出し入れを行う書込みトランジスタであり、上記他のトランジスタは上記書込みトランジスタによって出し入れされた蓄積電荷量に依存してそのソースドレイン間のコンダクタンスが変化する読出しトランジスタであり、上記読出しトランジスタにロジック部のトランジスタよりも厚いゲート絶縁膜を用いる半導体装置であって、上記読出しトランジスタにロジック部と同じ拡散層構造を用いることを特徴とする。【選択図】図3
請求項（抜粋）：
半導体基板上にロジック部と複数の単位メモリセルより構成されたメモリ部と電源を供給する高耐圧部とを有する半導体記憶装置において、
IPC (2件)：
H01L 27/108
, H01L 21/824
5F083AD69
, 5F083HA02
, 5F083JA19
, 5F083JA35
, 5F083JA39
, 5F083JA40
, 5F083PR33
, 5F083PR36
, 5F083PR43
, 5F083PR44
, 5F083PR45
, 5F083PR53
, 5F083PR54
, 5F083PR55
, 5F083ZA12
