特許
J-GLOBAL ID：200903025082666565

半導体集積回路およびその関連技術

発明者：
和田 享

和田 享 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 岡田 和秀
公報種別：公開公報
出願番号（国際出願番号）：特願2006-201781
公開番号（公開出願番号）：特開2008-028897
出願日： 2006年07月25日
公開日（公表日）： 2008年02月07日
要約：
【課題】MOSFET間にランダムに発生するプロセスばらつきが顕著となり、動作周波数を決定するパスにおいて、ランダムばらつきにより遅延時間が増大し、セットアップエラーが発生する。また、フリップフロップのホールド制約が厳しいパスにおいて、ランダムばらつきにより遅延時間が減少し、ホールドエラーが発生する。このような場合、両方のエラーを同時に回避することが不可能である。【解決手段】フリップフロップ回路FFa,FFb,FFcと、フリップフロップ回路に接続された組み合わせ回路5と、フリップフロップ回路にクロックを供給するクロックバッファCBa,CBb,CBcと、フリップフロップ回路と組み合わせ回路の遅延時間を互いに独立に制御可能な制御回路2,3を備える。フリップフロップ回路に対して遅延時間を長くしてホールドエラーを抑制し、組み合わせ回路に対して遅延時間を短くしてセットアップエラーを抑制する。【選択図】図1
請求項（抜粋）：
1つ以上のフリップフロップ回路と、前記フリップフロップ回路に接続された1つ以上の組み合わせ回路と、前記フリップフロップ回路にクロックを供給する1つ以上のクロックバッファと、前記フリップフロップ回路と前記組み合わせ回路の遅延時間を互いに独立に制御可能な制御回路とを備えている半導体集積回路。
IPC (4件)：
H03K 19/017 ,  H01L 21/822 ,  H01L 27/04 ,  H03K 19/094
FI (5件)：
H03K19/00 101N ,  H01L27/04 F ,  H01L27/04 H ,  H01L27/04 T ,  H03K19/094 A
Fターム (29件)：
5F038AZ08 ,  5F038BG09 ,  5F038BH19 ,  5F038CA03 ,  5F038CD04 ,  5F038CD06 ,  5F038CD09 ,  5F038CD12 ,  5F038DF01 ,  5F038DF07 ,  5F038DF08 ,  5F038DT12 ,  5F038DT18 ,  5F038EZ20 ,  5J056AA39 ,  5J056BB38 ,  5J056CC04 ,  5J056CC05 ,  5J056CC09 ,  5J056CC14 ,  5J056DD13 ,  5J056EE04 ,  5J056FF01 ,  5J056FF06 ,  5J056FF07 ,  5J056FF08 ,  5J056GG08 ,  5J056GG13 ,  5J056KK00
引用特許：
出願人引用 (1件)
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願2003-358891   出願人：松下電器産業株式会社
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM