特許
J-GLOBAL ID:200903025982353465
半導体装置およびその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
矢作 和行
公報種別:公開公報
出願番号(国際出願番号):特願2005-298076
公開番号(公開出願番号):特開2006-165515
出願日: 2005年10月12日
公開日(公表日): 2006年06月22日
要約:
【課題】ボンディング衝撃による不具合とプローブ動作時の不具合を改善するとともに、フェールセーフ的な構造とすることにより、直接能動領域上のボンディングパッド部へボンディングワイヤの接続を行うことを可能とした半導体装置およびその製造方法を提供する。【解決手段】複数のパワー素子ユニットセルが、シリコン基板1の表層部に配置されたパ半導体装置H1であって、集電電極4上に、層間保護膜5が形成され、層間保護膜5に、複数個の開口部5kが互いに隣接して配置され、隣接する開口部5k間で層間保護膜5による衝撃吸収梁5hが形成され、複数個の開口部5kを介して、集電電極4に接続する厚膜電極6が設けられ、厚膜電極6へボンディング接続を行うために、複数個の開口部5kの上方において、最終保護膜7が開口されてなる半導体装置H1とする。【選択図】図1
請求項(抜粋):
半導体基板に複数のパワ-MOSセルを配置し、パワ-MOSセルのソ-ス,ドレインそれぞれに対しコンタクト孔を介して接続し電位を引き出すための引き出し配線が配置され、ソ-ス,ドレインそれぞれの複数の引き出し配線を、ヴィア孔を介して並列接続することにより集電するための集電電極が配置され、ソ-ス,ドレインそれぞれの集電電極上に形成した層間保護膜に、開口部間が梁状となるよう前記層間保護膜に形成した複数の開口部を設けられ、前記開口部を介してソ-ス,ドレインそれぞれの集電電極と接続された前記集電電極と同一材料による厚膜電極が設けられ、ボンディング接続を行うのに必要な領域を開口した最終保護膜で前記の厚膜電極を被覆した構造の半導体装置
IPC (3件):
H01L 21/60
, H01L 23/52
, H01L 21/320
FI (2件):
H01L21/60 301P
, H01L21/88 T
Fターム (32件):
5F033HH08
, 5F033HH09
, 5F033HH18
, 5F033HH23
, 5F033HH33
, 5F033JJ01
, 5F033JJ08
, 5F033JJ09
, 5F033MM08
, 5F033NN32
, 5F033NN33
, 5F033PP15
, 5F033QQ08
, 5F033QQ10
, 5F033QQ19
, 5F033QQ37
, 5F033QQ98
, 5F033RR04
, 5F033RR06
, 5F033RR22
, 5F033SS11
, 5F033TT02
, 5F033VV07
, 5F033XX17
, 5F033XX19
, 5F044AA18
, 5F044EE04
, 5F044EE06
, 5F044EE11
, 5F044EE12
, 5F044EE13
, 5F044EE21
引用特許:
出願人引用 (2件)
審査官引用 (7件)
全件表示
前のページに戻る