特許
J-GLOBAL ID:200903026255872618
半導体装置の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
須山 佐一
公報種別:公開公報
出願番号(国際出願番号):特願2005-267011
公開番号(公開出願番号):特開2007-081130
出願日: 2005年09月14日
公開日(公表日): 2007年03月29日
要約:
【課題】配線の初期ボイドを低減させることができるとともに配線の信頼性を向上させることができる半導体装置の製造方法を提供する。【解決手段】本発明の一の態様によれば、ウェハW上に、表面にビアホール1a及び配線溝1bを有する層間絶縁膜1を形成する工程と、層間絶縁膜1上に、ビアホール1a及び配線溝1bに埋め込まれるようにめっき膜4を形成する工程と、めっき膜4上に、めっき膜4の空格子点密度より低い空格子点密度を有する空格子点低密度膜5を形成する工程と、めっき膜4及び空格子点低密度膜5に熱処理を施す工程と、空格子点低密度膜5及びビアホール1a及び配線溝1bに埋め込まれた部分以外のめっき膜4を除去して、ビアホール1a及び配線溝1b内にビアプラグを有する配線8を形成する工程とを具備する半導体装置の製造方法が提供される。【選択図】図3
請求項(抜粋):
半導体基板上に、表面に凹部を有する絶縁膜を形成する工程と、
前記絶縁膜上に、前記凹部に埋め込まれるように第1の金属膜を形成する工程と、
前記第1の金属膜上に、前記第1の金属膜の空格子点密度より低い空格子点密度を有する第2の金属膜を形成する工程と、
前記第1の金属及び前記第2の金属膜に熱処理を施す工程と、
前記第2の金属膜及び前記凹部に埋め込まれた部分以外の前記第1の金属膜を除去して、前記凹部内に配線を形成する工程と
を具備することを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 21/320
, H01L 21/768
FI (2件):
H01L21/88 B
, H01L21/90 A
Fターム (45件):
5F033HH07
, 5F033HH11
, 5F033HH13
, 5F033HH14
, 5F033HH17
, 5F033HH21
, 5F033HH32
, 5F033HH33
, 5F033HH34
, 5F033JJ01
, 5F033JJ07
, 5F033JJ11
, 5F033JJ13
, 5F033JJ14
, 5F033JJ17
, 5F033JJ21
, 5F033JJ32
, 5F033JJ33
, 5F033JJ34
, 5F033LL06
, 5F033MM01
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033PP15
, 5F033PP19
, 5F033PP27
, 5F033PP28
, 5F033PP33
, 5F033QQ09
, 5F033QQ13
, 5F033QQ37
, 5F033QQ48
, 5F033QQ73
, 5F033QQ99
, 5F033RR04
, 5F033RR21
, 5F033RR23
, 5F033RR29
, 5F033SS11
, 5F033XX10
, 5F033XX19
引用特許: