特許
J-GLOBAL ID：200903026506619488

半導体装置

発明者：
伊藤 昌弘

伊藤 昌弘 について

, 
栗田 信一

栗田 信一 について

, 
田畑 利仁

田畑 利仁 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について

, 
日立原町電子工業株式会社

日立原町電子工業株式会社 について


代理人 (1件)： 井上 学
公報種別：公開公報
出願番号（国際出願番号）：特願2005-277035
公開番号（公開出願番号）：特開2007-088312
出願日： 2005年09月26日
公開日（公表日）： 2007年04月05日
要約：
【課題】 素子を形成する基板の湾曲量が小さく、信頼性が高い誘電体分離構造を有する半導体装置を提供する。【解決手段】 本発明の半導体装置は、SOI基板(Silicon on Insulator)の主表面に形成された1つ以上の閉ループパターンのトレンチがあり、このトレンチ側壁部を覆う絶縁膜で多結晶シリコン膜が挟まれており、トレンチ開口部では絶縁膜と多結晶シリコン膜とが同じ平面で露出している。このトレンチによって、SOI基板上に形成された複数の半導体素子が誘電体分離されている。【選択図】図1
請求項（抜粋）：
支持体基板の上に絶縁膜を介して複数の単結晶島を配置したSOI基板(Silicon on Insulator)に電力半導体素子を形成した半導体装置において、 前記複数の単結晶島の周囲が閉ループパターンのトレンチで囲まれており、 該トレンチの内部が、トレンチ内壁を被覆する絶縁膜と、該絶縁膜で挟まれた多結晶シリコン膜とによって埋め込まれていることを特徴とする半導体装置。
IPC (7件)：
H01L 21/76 ,  H01L 21/762 ,  H01L 27/12 ,  H01L 29/786 ,  H01L 21/28 ,  H01L 29/417 ,  H01L 21/768
FI (9件)：
H01L21/76 L ,  H01L21/76 D ,  H01L21/76 M ,  H01L27/12 F ,  H01L29/78 621 ,  H01L29/78 616V ,  H01L21/28 301R ,  H01L29/50 M ,  H01L21/90 C
Fターム (55件)：
4M104AA01 ,  4M104AA09 ,  4M104BB13 ,  4M104CC01 ,  4M104FF18 ,  4M104FF22 ,  4M104GG09 ,  4M104GG18 ,  4M104GG20 ,  5F032AA01 ,  5F032AA06 ,  5F032AA13 ,  5F032AA35 ,  5F032AA45 ,  5F032AA47 ,  5F032AA77 ,  5F032BA01 ,  5F032BB01 ,  5F032CA17 ,  5F032CA18 ,  5F032DA02 ,  5F032DA23 ,  5F032DA25 ,  5F032DA33 ,  5F032DA53 ,  5F032DA71 ,  5F032DA78 ,  5F033HH09 ,  5F033HH23 ,  5F033JJ01 ,  5F033JJ09 ,  5F033JJ23 ,  5F033KK01 ,  5F033MM08 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033WW00 ,  5F033WW01 ,  5F110AA04 ,  5F110AA13 ,  5F110AA16 ,  5F110BB12 ,  5F110CC02 ,  5F110EE37 ,  5F110EE38 ,  5F110HL06 ,  5F110HL12 ,  5F110NN62 ,  5F110NN65 ,  5F110NN66 ,  5F110QQ02 ,  5F110QQ05 ,  5F110QQ16 ,  5F110QQ19
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (4件)
  • SOI型半導体装置
    公報種別：公開公報   出願番号：特願2000-264032   出願人：松下電子工業株式会社
  • 特開昭59-178767
  • 特開平1-103851
全件表示

前のページに戻る

TOP

BOTTOM