半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-166811
公開番号（公開出願番号）：特開2000-357395
出願日： 1999年06月14日
公開日（公表日）： 2000年12月26日
要約：

【要約】【課題】リダンダンシ回路を有する半導体記憶装置において、不良セルの置換にはリダンダンシワード及びノーマルワードのどちらを活性化するかどうかが確実に決まるまで、ノーマルワードの活性化を遅らせている。【解決手段】ノーマルワードを選択駆動するためのアドレスプリデコーダ20と、リダンダンシワードを活性化するかどうかの判定処理を行うリダンダンシ制御回路40とを備え、それぞれ独立に制御される。このため、リダンダンシワードを使用するか否かに関わらずノーマルワードの制御を先行することが可能となり、装置全体の動作の高速化を図ることができる。

請求項（抜粋）：

ノーマルメモリセルと、前記ノーマルメモリセルにおける欠陥救済用に設けられたリダンダンシメモリセルと、前記ノーマルメモリセルを選択するためのノーマルワードラインと、前記リダンダンシメモリセルを選択するためのリダンダンシワードラインと、外部から入力されたアドレス信号に応答して前記ノーマルワードラインを選択駆動するノーマルワードライン選択駆動手段と、前記アドレス信号が前記ノーマルメモリセルにおける欠陥アドレスかどうかを判定するアドレス判定手段と、前記アドレス判定手段の出力結果に基づき前記ノーマルワードライン及び前記リダンダンシワードラインのいずれか一方を活性状態とし他方を非活性状態とする制御手段とを有する半導体記憶装置において、初期状態では前記アドレス判定手段の判定結果に関わらず前記ノーマルワードライン選択駆動手段が活性化されるとともに前記リダンダンシワードラインが非活性されており、前記判定手段により前記アドレス信号が前記欠陥アドレスであった場合に、前記制御手段によって前記ノーマルワードラインを非活性状態とするとともに、前記リダンダンシワードラインを活性状態とすることを特徴とする半導体記憶装置。

IPC (2件)：

G11C 29/00 603 , G11C 11/401

FI (2件)：

G11C 29/00 603 G , G11C 11/34 371 D

Fターム (10件)：

5B024AA15 , 5B024BA13 , 5B024CA17 , 5L106AA01 , 5L106CC04 , 5L106CC13 , 5L106CC17 , 5L106CC22 , 5L106CC32 , 5L106GG07

引用特許：

出願人引用 (8件)

冗長セルアレーを有する半導体メモリ装置
公報種別：公開公報出願番号：特願平9-299134 出願人：三星電子株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願平4-302000 出願人：松下電器産業株式会社
リダンダンシ回路装置
公報種別：公開公報出願番号：特願平6-007185 出願人：株式会社東芝

全件表示

審査官引用 (8件)

冗長セルアレーを有する半導体メモリ装置
公報種別：公開公報出願番号：特願平9-299134 出願人：三星電子株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願平4-302000 出願人：松下電器産業株式会社
リダンダンシ回路装置
公報種別：公開公報出願番号：特願平6-007185 出願人：株式会社東芝

全件表示

前のページに戻る