特許
J-GLOBAL ID：200903014554853273

半導体記憶装置

発明者：
鶴田 孝弘

鶴田 孝弘 について

, 
有本 和民

有本 和民 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-032373
公開番号（公開出願番号）：特開平8-227597
出願日： 1995年02月21日
公開日（公表日）： 1996年09月03日
要約：
【要約】【目的】 スタンドバイ時の消費電流を低減することを主目的とする。【構成】 複数のメモリアレイブロックMB,...を有し、各メモリアレイブロックMBが、メインワード線MWLに接続される複数のサブワード線SWL1,...を有するDRAMにおいて、各メモリアレイブロックMBに対応するセルプレートCPを備える。さらに、各メモリアレイブロックMBのセルプレートCPにセルプレート電位を供給するセルプレート電位供給線VCPと、セルプレートCPとの間にヒューズF1が設けられる。不良が生じたメモリアレイブロックへのセルプレート電位の供給が、ヒューズF1を切断することにより、断たれる。これにより、スタンドバイ時の消費電流を抑制することができる。
請求項（抜粋）：
ダイナミック型の複数のメモリセルを有し、複数のメモリアレイブロックに分割されたメモリセルアレイと、前記複数のメモリアレイブロック内を通る複数のメインワード線とを備え、前記複数のメモリセルの各々は、メモリトランジスタおよびメモリキャパシタを含み、前記複数のメモリアレイブロックの各々は、そのメモリアレイブロック内の前記複数のメモリセルに接続され、かつ、前記複数のメインワード線にそれぞれ接続される複数のサブワード線と、前記複数のメモリアレイブロックに対応して複数に分割され、1つのメモリアレイブロック内の複数のメモリセルのそれぞれの前記メモリキャパシタの共通の電極をなすセルプレートとを含み、前記複数のメモリアレイブロックのそれぞれの前記セルプレートにセルプレート電位を供給するセルプレート電位供給線と、前記複数のメモリアレイブロックのそれぞれの前記セルプレートと、前記セルプレート電位供給線との間にそれぞれ設けられ、不良が生じた前記メモリアレイブロックへの前記セルプレート電位の供給を断つための複数の遮断手段とをさらに備えた、半導体記憶装置。
IPC (2件)：
G11C 29/00 301 ,  G11C 11/401
FI (2件)：
G11C 29/00 301 B ,  G11C 11/34 371 D
引用特許：
審査官引用 (14件)
  • 特開平4-181589
  • 半導体メモリ
    公報種別：公開公報   出願番号：特願平4-226895   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社
  • 半導体メモリ
    公報種別：公開公報   出願番号：特願平5-206372   出願人：株式会社日立製作所
全件表示

前のページに戻る

TOP

BOTTOM