特許
J-GLOBAL ID：200903027104073205
不揮発性半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
伊丹 勝
, 田村 和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2007-269771
公開番号（公開出願番号）：特開2009-099199
出願日： 2007年10月17日
公開日（公表日）： 2009年05月07日
要約：
【課題】可変抵抗素子を用いた不揮発性半導体装置において、ベリファイによる書き込み品質の向上を図る。【解決手段】可変抵抗素子を使用した電気的に書き換え可能な不揮発性のメモリセルをマトリクス状に配置してなるメモリセルアレイと、書き込みデータに基づいて前記可変抵抗素子の抵抗値を変化させる複数種類の書き込みパルスを生成出力するパルスジェネレータと、パルスジェネレータにより生成出力された書き込みパルスをメモリセルに印加する選択回路と、メモリセルからベリファイ読み出しを行うセンスアンプと、センスアンプの出力からベリファイ結果を判定するステータス判定回路と、ステータス判定回路のベリファイ結果に基づいてメモリセルに追加書き込みを行う制御回路とを備える。【選択図】図1
請求項（抜粋）：
可変抵抗素子を使用した電気的に書き換え可能な不揮発性のメモリセルをマトリクス状に配置してなるメモリセルアレイと、
書き込みデータに基づいて前記可変抵抗素子の抵抗値を変化させる複数種類の書き込みパルスを生成出力するパルスジェネレータと、
前記パルスジェネレータにより生成出力された書き込みパルスを前記メモリセルに印加する選択回路と、
前記メモリセルからベリファイ読み出しを行うセンスアンプと、
前記センスアンプの出力からベリファイ結果を判定するステータス判定回路と、
前記ステータス判定回路のベリファイ結果に基づいて前記メモリセルに追加書き込みを行う制御回路と
を備えたことを特徴とする不揮発性半導体記憶装置。
IPC (5件)：
G11C 13/00
, H01L 27/105
, H01L 27/10
, H01L 45/00
, H01L 49/00
G11C13/00 A
, H01L27/10 448
, H01L27/10 451
, H01L45/00 A
, H01L45/00 Z
, H01L49/00 Z
5F083FZ02
, 5F083FZ10
, 5F083GA10
, 5F083JA35
, 5F083JA36
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA43
, 5F083JA44
, 5F083JA45
, 5F083ZA10
, 5F083ZA20
, 5F083ZA21
, 5F083ZA28
出願人引用 (2件)
審査官引用 (6件)
全件表示
前のページに戻る
