特許
J-GLOBAL ID：200903028185918049
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平8-040160
公開番号（公開出願番号）：特開平9-232336
出願日： 1996年02月27日
公開日（公表日）： 1997年09月05日
要約：
【要約】【課題】 利得、出力電力の低下を抑制したエンハンスメントモードのMESFETを提供する。【解決手段】 支持基板と、前記支持基板の上に配置された化合物半導体からなるキャリア走行層と、前記キャリア走行層の上の一部の領域に配置され、導電性材料からなるゲート電極と、前記キャリア走行層の上の、前記ゲート電極の両側の領域にそれぞれ配置され、ノンドープの化合物半導体からなり、100nm以上の厚さを有するキャップ層と、前記キャリア走行層とオーミック接続する電流電極とを有する。
請求項（抜粋）：
支持基板と、前記支持基板の上に配置された化合物半導体からなるキャリア走行層と、前記キャリア走行層の上の一部の領域に配置され、導電性材料からなるゲート電極と、前記キャリア走行層の上の、前記ゲート電極の両側の領域にそれぞれ配置され、ノンドープの化合物半導体からなり、100nm以上の厚さを有するキャップ層と、前記キャリア走行層とオーミック接続する電流電極とを有する半導体装置。
IPC (3件)：
H01L 21/338
, H01L 29/812
, H01L 21/203
H01L 29/80 B
, H01L 21/203 M
