特許
J-GLOBAL ID：200903028446033082
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願2003-415716
公開番号（公開出願番号）：特開2004-241762
出願日： 2003年12月12日
公開日（公表日）： 2004年08月26日
要約：
【課題】 MIMキャパシタを備えた半導体装置において、キャパシタを形成するための特別な工程を必要としない半導体装置を提供する。 【解決手段】 半導体装置において、相互に同一の設計ルールで設けられている配線層M2乃至M5の各層に、長手方向が同一である各4枚の短冊状の電極を、通常の配線と同時に形成する。例えば、配線層M2においては、電極2A及び電極2Bを各2枚ずつ相互に平行に、交互に、且つ相互に離隔して形成する。そして、電極2A乃至5Aをビアにより相互に接続し、電極2B乃至5Bをビアにより相互に接続し、電極2A乃至5A及びビアが相互に接続されてなる構造体10Aを接地配線GNDに接続し、電極2B乃至5B及びビアが相互に接続されてなる構造体10Bを電源配線VDDに接続する。これにより、構造体10A及び構造体10BによりキャパシタCが形成される。【選択図】 図1
請求項（抜粋）：
相互に積層された複数層の配線層を有し、前記各配線層は、層間絶縁膜と、この層間絶縁膜に埋め込まれ相互に離隔する第1及び第2の電極と、前記第1の電極とその上層又は下層に設けられた配線層の前記第1の電極とを相互に接続する第1のビアと、前記第2の電極とその上層又は下層に設けられた配線層の前記第2の電極とを相互に接続する第2のビアと、を有し、前記第1の電極及び第1のビアが第1の端子に接続され、前記第2の電極及び第2のビアが第2の端子に接続され、前記第1の電極及び第1のビアと前記第2の電極及び第2のビアとの間でキャパシタが形成されることを特徴とする半導体装置。
IPC (4件)：
H01L21/822
, H01L21/3205
, H01L21/768
, H01L27/04
H01L27/04 C
, H01L21/88 Z
, H01L21/90 A
5F033UU05
, 5F033VV04
, 5F033VV05
, 5F033VV10
, 5F033XX00
, 5F038AC02
, 5F038AC04
, 5F038AC08
, 5F038CD02
, 5F038CD14
, 5F038EZ20
出願人引用 (1件)
審査官引用 (5件)
全件表示
前のページに戻る
