特許
J-GLOBAL ID：200903028997446876
半導体記憶装置及びその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-166092
公開番号（公開出願番号）：特開平9-017973
出願日： 1995年06月30日
公開日（公表日）： 1997年01月17日
要約：
【要約】【目的】 高集積化された半導体集積回路などに用いられる薄膜キャパシタの高品位化を図る。【構成】 キャパシタ下部電極をイリジウムやルテニウムからなる金属電極から構成し、キャパシタ誘電体膜の形成において下部電極の酸化が生じないようにし、電極の加工を容易にするとともに、安定なキャパシタ特性を得るようにした。
請求項（抜粋）：
主表面を有する半導体基板と、前記半導体基板の主表面上に形成され、前記半導体基板の主表面にまで達する開口部を有する層間絶縁膜と、前記開口部に埋め込まれた接続部材と、前記接続部材を介して前記半導体基板の主表面と電気的に接続されたキャパシタ下部電極と、前記キャパシタ下部電極上に形成された高誘電率材料からなるキャパシタ誘電体膜と、前記キャパシタ誘電体膜上に形成されたキャパシタ上部電極とを備えた半導体記憶装置であって、前記キャパシタ下部電極が金属電極で構成されていて、前記金属電極がルテニウム又はイリジウムを主たる構成元素とし、かつキャパシタ誘電体膜形成時に前記金属電極表面に前記金属電極材料の酸化物層が形成されていないことを特徴とする半導体記憶装置。
IPC (5件)：
H01L 27/108
, H01L 21/8242
, H01G 4/33
, H01L 27/04
, H01L 21/822
H01L 27/10 651
, H01G 4/06 102
, H01L 27/04 C
