特許

J-GLOBAL ID：200903029730580235

半導体メモリ素子及びその製造方法

発明者： 安 太 赫 ,  鄭 相 燮
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 八田 幹雄 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-117403
公開番号（公開出願番号）：特開2002-009174
出願日： 2001年04月16日
公開日（公表日）： 2002年01月11日
要約：

【要約】【課題】 半導体メモリ素子及びその製造方法を提供する。【解決手段】 ビットライン形成後に埋め込みコンタクトホールを形成する過程において、ビットラインに含まれたゲート上部絶縁膜116及びゲートスペーサ118よりなるキャッピング層を用いた自己整列コンタクト法により埋め込みコンタクトホールを形成してオーバラップマージンを確保し、深い内部シリンダ型キャパシタ部を形成するので、キャパシタの下部電極間のブリッジを防止し、パーチクルの発生が抑えられると同時に、工程が単純化できる。また、第2メタルコンタクトホールの形成メカニズムにより第2メタルコンタクトホールのエッチング及びフィリングの限界を克服できる。

請求項（抜粋）：

コア領域及びセル領域を含む半導体メモリ素子の製造方法において、素子分離膜が形成された半導体基板にキャッピング層を含むゲートパターンを形成する工程と、前記半導体基板上に第1層間絶縁膜を形成し、前記第1層間絶縁膜をパターニングして直接コンタクト及び埋め込みコンタクトのためのパッドを形成する工程と、前記半導体基板上に第2層間絶縁膜を形成し、前記セル領域及びコア領域にキャッピング層を含むビットラインパターンを形成する工程と、前記半導体基板上に第3層間絶縁膜を形成し、前記セル領域に前記埋め込みコンタクトパッドと連結された自己整列式埋め込みコンタクトホールを形成し、前記埋め込みコンタクトホールを充填するプラグを形成する工程と、前記半導体基板上にエッチング停止層を形成し、前記コア領域に第1メタルコンタクトホールを形成し、前記第1メタルコンタクトホールを充填する第1メタルプラグを形成する工程と、前記半導体基板上に第4層間絶縁膜を形成しかつパターニングして前記セル領域には埋め込みコンタクトホールプラグを露出させ、前記コア領域では前記第3層間絶縁膜の表面を露出させる溝をもつ第4層間絶縁膜パターンを形成する工程と、前記半導体基板上に表面の段差に沿って下部電極用ポリシリコン層を凹状に積層し前記ポリシリコン層をそれぞれ分離する工程と、前記下部電極用ポリシリコン層上に誘電膜を形成する工程と、前記半導体基板上にコア領域の上部電極層とセル領域の上部電極層が互いに連結されるように上部電極層パターンを形成する工程と、前記半導体基板上に第5層間絶縁膜を積層し、コア領域の溝に上部電極層を露出させる配線用コンタクトホール及び前記第1メタルプラグを露出させる第2メタルコンタクトホールを形成する工程と、前記配線用コンタクトホールを充填する配線用コンタクトプラグ及び第2メタルコンタクトホールを充填する第2メタルプラグを形成する工程と、を備えることを特徴とする半導体メモリ素子の製造方法。

IPC (3件)：

H01L 21/8242 ,  H01L 21/768 ,  H01L 27/108

FI (3件)：

H01L 27/10 621 C ,  H01L 27/10 681 F ,  H01L 21/90 C

Fターム (50件)：

5F033HH04 ,  5F033HH19 ,  5F033HH25 ,  5F033HH27 ,  5F033HH33 ,  5F033JJ04 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ27 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK25 ,  5F033MM05 ,  5F033MM07 ,  5F033MM08 ,  5F033NN06 ,  5F033NN07 ,  5F033NN37 ,  5F033NN40 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033SS04 ,  5F033SS15 ,  5F033TT08 ,  5F033XX15 ,  5F033XX33 ,  5F083AD48 ,  5F083AD62 ,  5F083JA02 ,  5F083JA06 ,  5F083JA35 ,  5F083JA39 ,  5F083JA40 ,  5F083LA12 ,  5F083LA16 ,  5F083MA03 ,  5F083MA06 ,  5F083MA17 ,  5F083NA01 ,  5F083NA08 ,  5F083PR07 ,  5F083PR39 ,  5F083PR40

引用特許：

審査官引用 (7件)

• 半導体集積回路装置の製造方法および半導体集積回路装置
  公報種別：公開公報   出願番号：特願平10-309725   出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
• 半導体記憶装置とその製造方法
  公報種別：公開公報   出願番号：特願平7-254218   出願人：株式会社東芝
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平7-190469   出願人：日本電気株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平10-038958   出願人：三菱電機株式会社
• セルフアライン・コンタクト孔の形成方法
  公報種別：公開公報   出願番号：特願平4-319550   出願人：日本電気株式会社
• DRAMセルコンタクトの構造及びその形成方法
  公報種別：公開公報   出願番号：特願平6-260432   出願人：沖電気工業株式会社
• DRAM装置の製造方法
  公報種別：公開公報   出願番号：特願平11-197785   出願人：三星電子株式会社