特許
J-GLOBAL ID：200903029985727787

貼り合わせ半導体基板及びその製造方法

発明者：
冨田 真一

冨田 真一 について


出願人/特許権者：
住友シチックス株式会社

住友シチックス株式会社 について


代理人 (1件)： 森 正澄
公報種別：公開公報
出願番号（国際出願番号）：特願平9-182572
公開番号（公開出願番号）：特開平11-026336
出願日： 1997年07月08日
公開日（公表日）： 1999年01月29日
要約：
【要約】【目的】 貼り合わせ半導体基板のSOI構造を有するエリアを広くし、製造プロセスを単純にする貼り合わせ半導体基板及びその製造方法を提供すること。【構成】 第1の半導体基板1と第2の半導体基板2の間に誘電体層を介在させて形成される貼り合わせ半導体基板及びその製造方法において、第1の半導体基板と第2の半導体基板の間に誘電体層となる酸化膜1aを介在させて貼り合わせる工程と、前記貼り合わせ半導体基板を酸化性雰囲気中で熱処理し、第1及び第2半導体基板の間に介在している誘電体層の周辺部位に更に酸化膜3bを形成する工程とを備えた構成の貼り合わせ半導体基板及びその製造方法である。
請求項（抜粋）：
第1の半導体基板と第2の半導体基板の間に誘電体層を介在させて形成される貼り合わせ半導体基板において、第1の半導体基板と第2の半導体基板の間に誘電体層となる酸化膜を介在させて貼り合わせ、更に、前記誘電体層の周囲部位には、酸化膜が形成されて、第1及び第2半導体基板の間に介在する酸化膜よりも、周辺部位の酸化膜の方の厚みが増加していることを特徴とする貼り合わせ半導体基板。
IPC (2件)：
H01L 21/02 ,  H01L 21/304 321
FI (2件)：
H01L 21/02 B ,  H01L 21/304 321 M
引用特許：
出願人引用 (7件)
  • 貼り合わせSOI基板の製造方法
    公報種別：公開公報   出願番号：特願平7-164337   出願人：住友シチックス株式会社
  • 特開平3-250615
  • 特開平3-250617
全件表示
審査官引用 (7件)
  • 貼り合わせSOI基板の製造方法
    公報種別：公開公報   出願番号：特願平7-164337   出願人：住友シチックス株式会社
  • 特開平3-250615
  • 特開平3-250617
全件表示

前のページに戻る

TOP

BOTTOM