特許
J-GLOBAL ID:200903030154888375

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 國分 孝悦
公報種別:公開公報
出願番号(国際出願番号):特願平10-273612
公開番号(公開出願番号):特開平11-186192
出願日: 1998年09月28日
公開日(公表日): 1999年07月09日
要約:
【要約】【課題】 簡易な手法により、工程数の増加や構造の煩雑化を招来することなく、シリサイド化を行う際の熱処理の制御を容易とし、量産時においてもゲート電極に代表される導電層の十分な低抵抗化を図る。【解決手段】 ゲート酸化膜3上に形成された多結晶シリコン膜4内に不純物、ここでは砒素(As)イオンを下層に存するゲート酸化膜3に到達しない程度の諸条件でイオン注入する。このとき、多結晶シリコン膜4には、上面及び下面の各表層部位12,13を除く内部に砒素イオンを含有してなる不純物層11が形成され、この不純物層11がストッパーとなって、シリサイド化の際にシリサイド膜6がゲート酸化膜3に達することが防止される。
請求項(抜粋):
半導体基板と、前記半導体基板の上方に形成された導電層とを有し、前記導電層が、不純物を含有しないノンドープ層及び前記ノンドープ層上に形成された不純物を含有する不純物層を含むシリコン膜と、前記シリコン膜の前記不純物層上に形成されたシリサイド膜と、前記シリサイド膜上に形成された高融点金属膜とを含むことを特徴とする半導体装置。
IPC (2件):
H01L 21/28 301 ,  H01L 29/78
FI (2件):
H01L 21/28 301 T ,  H01L 29/78 301 G
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る