特許
J-GLOBAL ID:200903030282819696
電界効果トランジスタ及びその製造方法
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2002-331351
公開番号(公開出願番号):特開2004-165520
出願日: 2002年11月14日
公開日(公表日): 2004年06月10日
要約:
【課題】斜めゲートを有するGaN系MISFETにおいて絶縁膜24のメサへの密着性を向上させることにより素子の信頼性を高くする。【解決手段】GaN系III-V族化合物半導体からなるチャネル層16の上下にソース層18及びドレイン層14が配置されている積層構造を有し、前記積層構造の側面は、所定の角度をもつ傾斜面又は垂直面になっており、前記傾斜面又は前記垂直面におけるチャネル層16の側面を含む箇所にゲート絶縁膜14を介してゲート電極が設けられている電界効果トランジスタにおいて、ゲート絶縁膜14を構成する材料としてGaN系III-V族化合物半導体を酸化したものを用いる。【選択図】図1
請求項(抜粋):
GaN系III-V族化合物半導体からなるチャネル層の上下にソース層及びドレイン層が配置されている積層構造を有し、前記積層構造の側面は、所定の角度をもつ傾斜面又は垂直面になっており、前記傾斜面又は前記垂直面における前記チャネル層の側面を含む箇所に、ゲート絶縁膜を介してゲート電極が設けられている電界効果トランジスタにおいて、前記ゲート絶縁膜を構成する材料がGaN系III-V族化合物半導体からなることを特徴とする電界効果トランジスタ。
IPC (2件):
FI (4件):
H01L29/78 301B
, H01L29/78 301X
, H01L29/78 618B
, H01L29/78 626A
Fターム (40件):
5F110AA30
, 5F110CC09
, 5F110DD04
, 5F110EE02
, 5F110EE14
, 5F110EE44
, 5F110FF01
, 5F110FF22
, 5F110GG04
, 5F110GG42
, 5F110HL02
, 5F110HL05
, 5F110HL11
, 5F110HL23
, 5F110HM12
, 5F110NN27
, 5F110QQ19
, 5F140AA25
, 5F140AA30
, 5F140AC23
, 5F140BA01
, 5F140BA02
, 5F140BA06
, 5F140BA07
, 5F140BA17
, 5F140BB04
, 5F140BC12
, 5F140BD04
, 5F140BD13
, 5F140BE07
, 5F140BF05
, 5F140BF11
, 5F140BF15
, 5F140BG30
, 5F140BJ08
, 5F140BJ11
, 5F140BJ15
, 5F140BK29
, 5F140CC10
, 5F140CE07
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (4件)