特許
J-GLOBAL ID：200903030724961683

変調装置および方法、DSV制御ビット生成方法、記録媒体、並びにプログラム

発明者：
中川 俊之

中川 俊之 について

, 
岡村 完成

岡村 完成 について

, 
飛田 実

飛田 実 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 稲本 義雄
公報種別：公開公報
出願番号（国際出願番号）：特願2001-377598
公開番号（公開出願番号）：特開2003-179497
出願日： 2001年12月11日
公開日（公表日）： 2003年06月27日
要約：
【要約】【課題】 変調装置の回路規模の増大を抑制することができるようにする。【解決手段】 入力データ列がDSV制御ビット決定部31に供給されると、DSV制御ビット決定部31は、入力されたデータ列に挿入するDSV制御ビットを決定する。また、入力データ列は、DSV制御ビット決定部31に供給されると同時に遅延処理部32に供給され、さらに、所定の遅延時間だけ遅延されて、決定DSV制御ビット挿入部33に供給される。決定DSV制御ビット挿入部33は、遅延手段から供給された入力データ列の所定の位置に、DSV制御ビット決定部31により決定されたDSV制御ビットを挿入し、変調部34に供給する。変調部34は、DSV制御ビットが挿入された入力データ列を、所定の変換規則(例えば、1,7PP変調)に従って、符号列に変調する。
請求項（抜粋）：
入力ビット列からチャネルビット列を生成し、さらに前記チャネルビット列から記録符号列または伝送符号列を生成する変調装置において、前記記録符号列または前記伝送符号列のDSVを制御するために、前記入力ビット列に挿入されるDSV制御ビットを生成するDSV制御ビット生成手段と、前記入力ビット列の伝送タイミングを調整するタイミング調整手段と、前記DSV制御ビット生成手段により生成された前記DSV制御ビットを、前記タイミング調整手段により前記伝送タイミングが調整された前記入力ビット列の所定位置に挿入して、DSV制御ビット挿入ビット列を生成するDSV制御ビット挿入ビット列生成手段と、前記DSV制御ビット挿入ビット列生成手段により生成された前記DSV制御ビット挿入ビット列を、(d,k;m,n;r)の変換規則に基づいて、前記チャネルビット列に変調する第1の変調手段とを備えることを特徴とする変調装置。
IPC (2件)：
H03M 7/14 ,  G11B 20/10 341
FI (2件)：
H03M 7/14 B ,  G11B 20/10 341 Z
Fターム (7件)：
5D044BC01 ,  5D044BC04 ,  5D044CC04 ,  5D044GL01 ,  5D044GL13 ,  5D044GL21 ,  5D044GL28
引用特許：
審査官引用 (15件)
全件表示

前のページに戻る

TOP

BOTTOM