特許
J-GLOBAL ID:200903031295215010
半導体素子とその製造方法、センサおよび電気光学装置
発明者:
,
,
,
出願人/特許権者:
代理人 (2件):
柳田 征史
, 佐久間 剛
公報種別:公開公報
出願番号(国際出願番号):特願2008-143255
公開番号(公開出願番号):特開2009-290113
出願日: 2008年05月30日
公開日(公表日): 2009年12月10日
要約:
【課題】半導体素子の製造方法において、低抵抗状態の無機半導体膜を形成後、チャネル領域のみ高抵抗化する。【解決手段】基板10上に、ゲート電極20、ゲート絶縁膜30および無機酸化物膜40を順次形成し、ソース電極62およびドレイン電極63を無機酸化物膜40の一部を被覆するように形成し、電極に被覆されていない無機酸化物膜40の領域の半導体素子のチャネル領域44として用いる領域のキャリア濃度を、酸化処理によって低減させる。【選択図】図1
請求項(抜粋):
基板にゲート電極を形成し、該ゲート電極の上にゲート絶縁膜を形成し、無機酸化物膜を前記ゲート電極の上方に配置するように前記ゲート絶縁膜の上に形成し、前記無機酸化物膜に接続するソース電極およびドレイン電極を形成する半導体素子の製造方法において、
キャリア濃度が1019/cm3以上である前記無機酸化物膜を前記ゲート絶縁膜上に形成し、
前記無機酸化物膜の一部を被覆するように、前記ソース電極および前記ドレイン電極を形成し、
前記ソース電極および前記ドレイン電極に被覆されていない前記無機酸化物膜の領域に、酸化処理を行い、該酸化処理が行われた領域の前記キャリア濃度を5×1016/cm3以下に低減させることを特徴とする半導体素子の製造方法。
IPC (8件):
H01L 29/786
, H01L 21/336
, H01L 21/28
, H01L 29/417
, H01L 29/423
, H01L 29/49
, H01L 21/288
, H01L 51/50
FI (10件):
H01L29/78 618B
, H01L29/78 616K
, H01L21/28 301B
, H01L29/50 M
, H01L29/58 G
, H01L21/288 Z
, H01L21/28 301R
, H05B33/14 A
, H01L29/78 618A
, H01L29/78 627Z
Fターム (70件):
3K107AA01
, 3K107BB01
, 3K107CC43
, 3K107DD16
, 3K107DD17
, 3K107EE65
, 3K107EE66
, 3K107GG00
, 4M104AA03
, 4M104AA08
, 4M104AA09
, 4M104BB02
, 4M104BB04
, 4M104BB05
, 4M104BB06
, 4M104BB07
, 4M104BB08
, 4M104BB09
, 4M104BB13
, 4M104BB14
, 4M104BB16
, 4M104BB17
, 4M104BB18
, 4M104BB36
, 4M104CC01
, 4M104CC05
, 4M104DD51
, 4M104DD79
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 4M104GG20
, 4M104HH15
, 4M104HH16
, 5F110AA03
, 5F110AA30
, 5F110BB01
, 5F110CC07
, 5F110DD01
, 5F110DD02
, 5F110DD12
, 5F110EE02
, 5F110EE03
, 5F110EE07
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110GG01
, 5F110GG06
, 5F110GG24
, 5F110GG42
, 5F110GG43
, 5F110GG44
, 5F110GG58
, 5F110HK02
, 5F110HK03
, 5F110HK07
, 5F110HK32
, 5F110HK33
, 5F110HK34
, 5F110HK42
, 5F110HM07
, 5F110NN02
, 5F110NN04
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN71
, 5F110PP03
引用特許: