特許
J-GLOBAL ID:200903031316408514

レーダ信号処理装置及びレーダ信号処理方法

発明者:
出願人/特許権者:
代理人 (4件): 大岩 増雄 ,  児玉 俊英 ,  竹中 岑生 ,  村上 啓吾
公報種別:公開公報
出願番号(国際出願番号):特願2002-364062
公開番号(公開出願番号):特開2004-198135
出願日: 2002年12月16日
公開日(公表日): 2004年07月15日
要約:
【課題】装置のコンパクト化と、信号処理のリアルタイム性の向上を図ったレーダ信号処理装置及びレーダ信号処理方法を提供する。【解決手段】受信信号の演算処理を行う複数の演算用プロセッサ41〜43と、演算用プロセッサの演算処理時間よりも短い周期で受信信号が入力され、各受信信号を演算用プロセッサに割り当てる入力制御器2と、各演算用プロセッサの演算結果が入力される出力制御器6を備え、演算用プロセッサが、演算結果の出力に伴って演算処理の終了データを出力制御器に出力し、出力制御器が終了データに基づいて各演算用プロセッサの演算処理の終了を検出し、入力制御器は、出力制御器の検出結果に基づいて受信信号を演算用プロセッサに割り当てるように構成される。【選択図】 図1
請求項(抜粋):
受信信号の演算処理を行う複数のプロセッサと、プロセッサの演算処理時間よりも短い周期で受信信号が入力され、各受信信号をプロセッサに割り当てる入力制御器と、各プロセッサの演算結果が入力される出力制御器を備え、 プロセッサが、演算結果の出力に伴って演算処理の終了データを出力制御器に出力し、 出力制御器が終了データに基づいて各プロセッサの演算処理の終了を検出し、 入力制御器は、出力制御器の検出結果に基づいて受信信号をプロセッサに割り当てることを特徴とするレーダ信号処理装置。
IPC (1件):
G01S7/292
FI (1件):
G01S7/292 A
Fターム (4件):
5J070AD09 ,  5J070AG04 ,  5J070AH31 ,  5J070AK27
引用特許:
出願人引用 (7件)
全件表示

前のページに戻る