半導体装置およびその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2002-007085
公開番号（公開出願番号）：特開2003-168750
出願日： 2002年01月16日
公開日（公表日）： 2003年06月13日
要約：

【要約】【課題】至近距離で配置できるワード線間の分離構造を提供する。【解決手段】行列状に配置された複数のメモリトランジスタと、同一行内のメモリトランジスタのゲート電極を兼用し、行方向に長く列方向に繰り返された複数のワード線WL1,WL2,...とを有し、複数のワード線のうち列方向に隣接する2つのワード線は、その離間方向の寸法が膜厚となるように介在する誘電体膜GD2によって分離された。たとえば、この誘電体膜GD2が、複数の誘電体膜BTM,CHS,TOPからなり電荷保持能力を有した電荷蓄積膜である。

請求項（抜粋）：

行列状に配置された複数のメモリトランジスタと、同一行内のメモリトランジスタのゲート電極を兼用し、行方向に長く列方向に間隔をおいて繰り返し配置された複数のワード線とを有し、上記複数のワード線のうち列方向に隣接する2つのワード線は、その離間方向の寸法が膜厚となるように介在する誘電体膜によって分離された半導体装置。

IPC (4件)：

H01L 21/8247 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (2件)：

H01L 27/10 434 , H01L 29/78 371

Fターム (24件)：

5F083EP18 , 5F083EP22 , 5F083EP76 , 5F083EP77 , 5F083ER02 , 5F083GA09 , 5F083JA04 , 5F083KA01 , 5F083LA16 , 5F083PR05 , 5F083PR12 , 5F083PR16 , 5F101BA45 , 5F101BB02 , 5F101BC01 , 5F101BD02 , 5F101BD10 , 5F101BD22 , 5F101BD32 , 5F101BD33 , 5F101BD34 , 5F101BH03 , 5F101BH06 , 5F101BH15

引用特許：

審査官引用 (7件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平5-154877 出願人：株式会社メガチップス
特開平4-010653
電荷転送装置
公報種別：公開公報出願番号：特願平4-326360 出願人：日本電気株式会社

全件表示

前のページに戻る