特許
J-GLOBAL ID：200903031934977694

半導体装置及びその製造方法、回路基板並びに電子機器

発明者：
宮坂 英男

宮坂 英男 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-349143
公開番号（公開出願番号）：特開2003-152024
出願日： 2001年11月14日
公開日（公表日）： 2003年05月23日
要約：
【要約】【課題】 配線パターンがバンプに入り込みやすくすることで、簡単にバンプの高さのばらつきを吸収することができる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。【解決手段】 半導体装置は、バンプ14が形成された半導体チップ10と、半導体チップ10が搭載され、バンプ14との接合部32を有する配線30が形成された基板20と、を含み、接合部32には、基板20側の基端部36よりも、バンプ14側の上端部34が小さくなるテーパ37が付されており、接合部32の上端部34が、バンプ14に入り込んでなる。
請求項（抜粋）：
バンプが形成された半導体チップと、前記半導体チップが搭載され、前記バンプとの接合部を有する配線が形成された基板と、を含み、前記接合部には、前記基板側の基端部よりも、前記バンプ側の上端部が小さくなるテーパが付されており、前記接合部の前記上端部が、前記バンプに入り込んでなる半導体装置。
IPC (3件)：
H01L 21/60 311 ,  H05K 1/18 ,  H05K 3/32
FI (3件)：
H01L 21/60 311 S ,  H05K 1/18 L ,  H05K 3/32 Z
Fターム (16件)：
5E319BB04 ,  5E319CC61 ,  5E319CD04 ,  5E319GG09 ,  5E336AA04 ,  5E336AA16 ,  5E336BC28 ,  5E336CC32 ,  5E336CC55 ,  5E336GG09 ,  5E336GG14 ,  5F044KK01 ,  5F044KK17 ,  5F044LL09 ,  5F044LL11 ,  5F044QQ01
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM