不揮発性半導体記憶装置及びその動作方法、製造方法、半導体集積回路及びシステム

発明者： , ,
出願人/特許権者：
代理人 (7件)：三好秀和 , 岩▲崎▼ 幸邦 , 川又澄雄 , 中村友之 , 伊藤正和 , 高橋俊一 , 高松俊雄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-330399
公開番号（公開出願番号）：特開2005-071558
出願日： 2003年09月22日
公開日（公表日）： 2005年03月17日
要約：

【課題】高密度・高速書き換え可能なメモリセルで且つ書込消去単位の小さい或いは任意に設定できる自由度の高い不揮発性半導体記憶装置を提供する。【解決手段】行方向に配列される複数のワード線WLと、ワード線と直交する列方向に配列されるビット線DQと、列方向に配列され、かつ複数のワード線のいずれかにより、それぞれ電荷蓄積状態を制御される電荷蓄積層を有するメモリセルトランジスタと、メモリセルトランジスタの内、電荷蓄積層に電荷を注入することでエンハンスメントモードのトランジスタを形成して、選択ゲートとして機能するメモリセルトランジスタ列MSGm,MSGnとを備える。配列されたメモリセルトランジスタを選択する、第1の選択トランジスタ、第2の選択トランジスタのいずれか一方或いは両方が、選択ゲートとして機能するメモリセルトランジスタによって形成されていてもよい。【選択図】図2

請求項（抜粋）：

行方向に配列される複数のワード線と、該ワード線と直交する列方向に配列されるビット線と、前記列方向に配列され、かつ前記複数のワード線のいずれかにより、それぞれ電荷蓄積状態を制御される電荷蓄積層を有するメモリセルトランジスタと、前記電荷蓄積層を有するメモリセルトランジスタの内、接続された前記ワード線に対して、選択ゲート機能化制御信号を印加して、前記電荷蓄積層に電荷を注入することでエンハンスメントモードのトランジスタを形成して選択ゲートとして機能するメモリセルトランジスタと、前記選択ゲートとして機能するメモリセルトランジスタに接続された前記ワード線に対して接続され、前記選択ゲート機能化制御信号を発生する選択ゲート機能化制御回路とを備えることを特徴とする不揮発性半導体記憶装置。

IPC (8件)：

G11C16/06 , G11C16/02 , G11C16/04 , H01L21/8247 , H01L27/10 , H01L27/115 , H01L29/788 , H01L29/792

FI (7件)：

G11C17/00 633D , H01L27/10 481 , H01L27/10 434 , H01L29/78 371 , G11C17/00 611Z , G11C17/00 601P , G11C17/00 622E

Fターム (43件)：

5B025AA03 , 5B025AA04 , 5B025AB01 , 5B025AC01 , 5B025AD03 , 5B025AD04 , 5B025AD08 , 5B025AE08 , 5B025AE10 , 5F083EP02 , 5F083EP18 , 5F083EP23 , 5F083EP32 , 5F083EP48 , 5F083EP55 , 5F083EP56 , 5F083EP76 , 5F083ER22 , 5F083GA01 , 5F083GA09 , 5F083JA04 , 5F083JA35 , 5F083JA39 , 5F083JA53 , 5F083LA03 , 5F083LA04 , 5F083LA05 , 5F083LA10 , 5F083ZA12 , 5F083ZA14 , 5F101BA26 , 5F101BA29 , 5F101BA36 , 5F101BA45 , 5F101BA47 , 5F101BB02 , 5F101BB05 , 5F101BD22 , 5F101BD34 , 5F101BE01 , 5F101BE02 , 5F101BE05 , 5F101BE07

引用特許：

出願人引用 (2件)

不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平11-266176 出願人：株式会社東芝
米国特許第6295227号明細書

審査官引用 (5件)

不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平11-266176 出願人：株式会社東芝
不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平11-069957 出願人：ソニー株式会社
半導体集積回路装置、半導体集積回路装置のデータ読み出し禁止方法および集積回路型記憶媒体システム
公報種別：公開公報出願番号：特願平8-349036 出願人：株式会社東芝

全件表示

前のページに戻る