低電力プログラマブル高周波数分周器

発明者： , ,
出願人/特許権者：
代理人 (3件)：坂口博 , 市位嘉宏 , 上野剛史
公報種別：公開公報
出願番号（国際出願番号）：特願2004-258491
公開番号（公開出願番号）：特開2005-094753
出願日： 2004年09月06日
公開日（公表日）： 2005年04月07日
要約：

【課題】低電力消費のプログラマブル高周波数分周回路を提供すること。【解決手段】クロック信号およびデータ入力信号を受け取るように適合されたNANDステージと、クロックド・インバータ・ステージの第1入力がNANDステージの出力に結合され、クロックド・インバータ・ステージの第2入力がクロック信号に結合されたクロックド・インバータ・ステージと、第1インバータ・ステージの第1入力がクロックド・インバータの出力に結合され、第1インバータ・ステージの第2入力がリセット信号に結合された第1インバータ・ステージと、出力を有し、第2インバータ・ステージの入力が第1インバータ・ステージの出力に結合された第2インバータ・ステージとを含む高速ラッチ。この高速ラッチは、周波数分周回路で使用するのに適している。この高速ラッチを使用する同種の周波数分周器と、高速ラッチを使用しない独自の3/4分周器および2分周器も開示される。【選択図】図1

請求項（抜粋）：

クロック信号およびデータ入力信号を受け取るように適合されたNANDステージと、クロックド・インバータ・ステージの第1入力が前記NANDステージの出力に結合され、クロックド・インバータ・ステージの第2入力が前記クロック信号に結合されたクロックド・インバータ・ステージと、第1インバータ・ステージの第1入力が前記クロックド・インバータの出力に結合され、第1インバータ・ステージの第2入力がリセット信号に結合された第1インバータ・ステージと、出力を有し、第2インバータ・ステージの入力が前記第1インバータ・ステージの出力に結合された第2インバータ・ステージとを備える高速ラッチ。

IPC (1件)：

H03K23/64

FI (1件)：

H03K23/64 C

引用特許：

審査官引用 (14件)

分周回路
公報種別：公開公報出願番号：特願平4-198214 出願人：ローム株式会社
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平9-353157 出願人：松下電器産業株式会社
カウンタ回路
公報種別：公開公報出願番号：特願平6-297266 出願人：富士通株式会社

全件表示

引用文献：

審査官引用 (3件)

「精解演習ディジタル回路」, 19740925, 207〜210頁
「ディジタルIC回路の設計」, 19870110, 173頁〜176頁、62頁〜74頁
「MOS/LSI Design and Application」, 1972, 77頁、126頁

前のページに戻る