特許
J-GLOBAL ID：200903032163907776
メモリ装置駆動方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2001-327862
公開番号（公開出願番号）：特開2002-216487
出願日： 2001年10月25日
公開日（公表日）： 2002年08月02日
要約：
【要約】【課題】 NAND型フラッシュメモリ装置でのセルしきい値電圧の分布を改善できるメモリ装置駆動方法を提供する。【解決手段】 本発明よると、複数のメモリセルが直列に連結されて構成された複数のメモリストリングからなる複数のブロックを有し、メモリセルに対する消去の後にプログラムが実行される不揮発性メモリ装置において、ブロック単位でメモリセルに貯蔵されたデータを消去する段階と、ブロック単位で弱プログラム電圧を消去されたメモリセルに連結されたワードラインに印加する段階とを基本的に有するメモリ装置駆動方法を提供する。本発明によって消去サイクルの終了の後、しきい値電圧の分布が最適化されるので、以降、実行されるプログラム動作でプログラムストレスを最小化できる。
請求項（抜粋）：
複数のメモリセルが直列に連結されて構成された複数のメモリストリングからなる複数のブロックを有し、前記メモリセルに対する消去の後にプログラムが実行される不揮発性メモリ装置において、前記ブロック単位で前記メモリセルに貯蔵されたデータを消去する段階と、前記ブロック単位で弱プログラム電圧を前記消去されたメモリセルに連結されたワードラインに印加する段階と、を含む、ことを特徴とするメモリ装置駆動方法。
IPC (2件)：
FI (2件)：
G11C 17/00 612 D
, G11C 17/00 633 D
5B025AA03
, 5B025AB01
, 5B025AC01
, 5B025AD03
, 5B025AD04
, 5B025AD05
, 5B025AD08
, 5B025AD09
, 5B025AE08
