特許
J-GLOBAL ID：200903000704924661
不揮発性半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-334560
公開番号（公開出願番号）：特開平11-176173
出願日： 1997年12月04日
公開日（公表日）： 1999年07月02日
要約：
【要約】【課題】 過消去メモリセルが発生しても、当該過消去メモリセルと同一のビット線に接続されたメモリセルに対し正常な読み出し、書き込みを行うことである。【解決手段】 書き込み時および読み出し時に、選択されたビット線と非選択のワード線との間に接続されたメモリセルのソース電位を、同電位保持回路のトランジスタが前記選択されたビット線の電位と同電位に保ち、前記選択されたビット線と選択された前記ワード線との間に接続されたメモリセルのソース電位を接地電位保持回路のトランジスタが接地電位に保つように構成する。
請求項（抜粋）：
ビット線に印加するビット線印加電位およびワード線へ印加するワード線印加電位を制御し、2層ゲート構造のメモリセルのフローティングゲートに対する電子の注入や電子の引き抜きにより情報の書き込みを行うとともに、前記書き込んだ情報の読み出しを行う不揮発性半導体記憶装置において、書き込み時および読み出し時に、選択された前記ビット線と非選択の前記ワード線との間に接続されたメモリセルのソース電位を、前記選択されたビット線の電位と同電位に保つトランジスタを有した同電位保持回路と、前記選択されたビット線と選択された前記ワード線との間に接続されたメモリセルのソース電位を接地電位に保つトランジスタを有した接地電位保持回路とを備えていることを特徴とする不揮発性半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 17/00 612 D
, G11C 17/00 635
