特許
J-GLOBAL ID:200903032540304070
半導体装置およびその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
奥田 誠司
公報種別:公開公報
出願番号(国際出願番号):特願2004-032891
公開番号(公開出願番号):特開2005-228762
出願日: 2004年02月10日
公開日(公表日): 2005年08月25日
要約:
【課題】接合により形成された単結晶半導体層を有する半導体装置において、単結晶半導体層の接合によって生じる表面段差を低減する。【解決手段】半導体装置600は、絶縁性表面を有する基板100と、基板100の絶縁性表面に接合された単結晶半導体層190とを備えており、基板100の絶縁性表面と単結晶半導体層190との間に位置する第1の絶縁層210と、基板100の絶縁性表面のうち、第1の絶縁層210が存在しない領域100pに堆積された第2の絶縁層230とをさらに有している。【選択図】図2
請求項(抜粋):
絶縁性表面を有する基板と、前記基板の絶縁性表面に接合された単結晶半導体層とを備えた半導体装置であって、
前記基板の絶縁性表面と前記単結晶半導体層との間に位置する第1の絶縁層と、
前記基板の絶縁性表面のうち、前記第1の絶縁層が存在しない領域に堆積された第2の絶縁層と
を有している半導体装置。
IPC (5件):
H01L21/336
, H01L21/20
, H01L27/08
, H01L27/12
, H01L29/786
FI (6件):
H01L29/78 627D
, H01L21/20
, H01L27/08 331E
, H01L27/12 B
, H01L29/78 626C
, H01L29/78 627G
Fターム (42件):
5F048AC04
, 5F048BA16
, 5F048BA19
, 5F048BB05
, 5F048BB08
, 5F048BB12
, 5F048BC16
, 5F048BC18
, 5F048BG05
, 5F052AA02
, 5F052AA11
, 5F052AA17
, 5F052BB07
, 5F052DA02
, 5F052DB03
, 5F052EA15
, 5F052JA01
, 5F110AA26
, 5F110BB02
, 5F110CC02
, 5F110DD02
, 5F110DD13
, 5F110DD17
, 5F110EE05
, 5F110EE09
, 5F110EE14
, 5F110FF02
, 5F110GG02
, 5F110GG12
, 5F110GG13
, 5F110GG15
, 5F110GG24
, 5F110GG25
, 5F110GG45
, 5F110NN02
, 5F110NN78
, 5F110PP01
, 5F110PP03
, 5F110PP35
, 5F110QQ11
, 5F110QQ17
, 5F110QQ19
引用特許:
出願人引用 (1件)
審査官引用 (5件)
全件表示
前のページに戻る