特許
J-GLOBAL ID:200903033047347840

フォトマスク、半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 國分 孝悦
公報種別:公開公報
出願番号(国際出願番号):特願2003-037254
公開番号(公開出願番号):特開2004-247606
出願日: 2003年02月14日
公開日(公表日): 2004年09月02日
要約:
【課題】シフタ幅の制限解消が容易になると共に、ゲート配線パターンの細り、断線及び後退の発生や、ゲート電極パターンの歪みを防止し、デバイス面積のシュリンク処理も容易となり、極微細ゲートの寸法均一性を向上させる。【解決手段】ゲート電極及びゲート配線からなるゲートを形成するに際して、第1のマスク1及び第2のマスク2を用いた二重露光処理により、ゲート電極パターン12のみを形成した後、第3のマスク3を用いた露光処理により、ゲート配線パターン13を形成する。【選択図】 図1
請求項(抜粋):
ゲート電極及びゲート配線からなるゲートを形成するに際して、 第1のマスク及び第2のマスクを用いた二重露光処理により、ゲート電極パターンのみを形成する工程と、 第3のマスクを用いた露光処理により、ゲート配線パターンを形成する工程と を含むことを特徴とする半導体装置の製造方法。
IPC (6件):
H01L21/027 ,  G03F1/08 ,  H01L21/28 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78
FI (6件):
H01L21/30 514A ,  G03F1/08 A ,  G03F1/08 D ,  H01L21/28 D ,  H01L29/78 301G ,  H01L29/58 G
Fターム (37件):
2H095BB02 ,  2H095BB03 ,  2H095BB06 ,  4M104AA01 ,  4M104BB01 ,  4M104BB18 ,  4M104CC05 ,  4M104DD03 ,  4M104DD62 ,  4M104DD71 ,  4M104EE09 ,  4M104FF07 ,  4M104FF11 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH14 ,  5F046AA13 ,  5F046AA25 ,  5F046BA03 ,  5F140AA39 ,  5F140BA01 ,  5F140BF01 ,  5F140BF04 ,  5F140BF42 ,  5F140BG04 ,  5F140BG08 ,  5F140BG12 ,  5F140BG38 ,  5F140BG39 ,  5F140BG53 ,  5F140BK05 ,  5F140BK13 ,  5F140CB04 ,  5F140CC02 ,  5F140CE07 ,  5F140CE13
引用特許:
審査官引用 (13件)
全件表示

前のページに戻る