特許
J-GLOBAL ID：200903033475948450

半導体装置

発明者：
附田 正則

附田 正則 について

, 
大村 一郎

大村 一郎 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (2件)： 伊丹 勝 ,  田村 和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2008-127962
公開番号（公開出願番号）：特開2009-218543
出願日： 2008年05月15日
公開日（公表日）： 2009年09月24日
要約：
【課題】オフ動作時にノイズの発生を防ぐと共に、高いアバランシェ耐量を得ることのできる半導体装置を提供する。【解決手段】半導体装置1は、半導体基板10に設けられたn-型ベース領域14と、n-型ベース領域14の下面に設けられたn+型バッファ領域13とを有する。また、n+型バッファ領域13の下面にはp型エミッタ領域12が設けられ、p型エミッタ領域12の下面に電気的に接続するようにコレクタ電極11が設けられている。そして、n-型ベース領域14の上面にはp型ベース領域15、n型エミッタ領域16、ゲート電極18及びエミッタ電極19が設けられている。n+型バッファ領域13とn-型ベース領域14との接合界面は凹凸を有するように形成されている。【選択図】図1
請求項（抜粋）：
相互に対向する上面及び下面を有する半導体基板と、 前記半導体基板に設けられた第1導電型の第1のベース領域と、 前記第1のベース領域の下面に設けられ、前記第1のベース領域よりも高い不純物濃度を有する第1導電型のバッファ領域と、 前記バッファ領域の下面に設けられた第2導電型のエミッタ領域と、 前記第1のベース領域の上面に選択的に設けられた第2導電型の第2のベース領域と、 前記第2のベース領域の上面に選択的に設けられた第1導電型の拡散領域と、 前記拡散領域から前記第2のベース領域を介して前記第1のベース領域に亘る領域に絶縁膜を介して設けられた制御電極と、 前記第2のベース領域及び前記拡散領域に電気的に接続するように設けられた第1の主電極と、 前記エミッタ領域の下面に電気的に接続するように設けられた第2の主電極と を備え、 前記バッファ領域と前記第1のベース領域との接合界面は凹凸を有する ことを特徴とする半導体装置。
IPC (2件)：
H01L 29/739 ,  H01L 29/78
FI (2件)：
H01L29/78 655B ,  H01L29/78 653A
引用特許：
出願人引用 (2件) 審査官引用 (4件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2006-002676   出願人：株式会社デンソー
  • 半導体装置
    公報種別：公開公報   出願番号：特願2001-395241   出願人：株式会社東芝
  • 半導体装置の製造方法
    公報種別：公開公報   出願番号：特願2000-181863   出願人：株式会社東芝
全件表示

前のページに戻る

TOP

BOTTOM