特許
J-GLOBAL ID：200903055463444301
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2001-036353
公開番号（公開出願番号）：特開2002-246597
出願日： 2001年02月14日
公開日（公表日）： 2002年08月30日
要約：
【要約】【課題】p+ コレクタ領域とn型FS領域の部分的な欠損が、オン電圧特性や耐圧特性に及ぼす影響を小さくする。【解決手段】n- 半導体基板100の第2主面から所定の深さに、空乏層の伸びを抑える働きがあるn型FS領域9を形成し、このn型FS領域9より低い不純物濃度で、n型FS領域9と第2主面の間にn領域8を形成し、このn領域8の表面層に、n型FS領域9と離してp+ コレクタ領域7を形成した後、前記のn+ エミッタ領域3上とpベース領域2上にエミッタ電極10を形成し、p+コレクタ領域7上にコレクタ電極11を形成する。このように、p+ コレクタ領域に、n型FS領域9を接しないようにして、p+ コレクタ領域7とn型FS領域9の間に低濃度のn領域8を形成することで、p+ コレクタ領域7とn型FS領域9の部分的な欠損があっても、この欠損がオン電圧特性や耐圧特性に及ぼす影響を小さくすることができる。
請求項（抜粋）：
第1導電型半導体基板の第1主面の表面層に、選択的に形成された第2導電型ベース領域と、該第2導電型ベース領域の表面層に選択的に形成された第1導電型エミッタ領域と、該第1導電型エミッタ領域と前記第1導電型半導体基板に挟まれた前記第2導電型ベース領域上にゲート絶縁膜を介して形成されたゲート電極と、前記第1導電型エミッタ領域上と前記第2導電型ベース領域上に形成されたエミッタ電極と、第1導電型半導体基板の第2主面の表面層に形成された第2導電型コレクタ領域と、該第2導電型コレクタ領域上に形成されたコレクタ電極とを具備する半導体装置であって、前記第2導電型コレクタ領域と離して前記第1導電型半導体基板の不純物濃度より高い不純物濃度で、第1導電型半導体基板内に形成された第1導電型フィールドストップ領域とを有することを特徴とする半導体装置。
IPC (3件)：
H01L 29/78 655
, H01L 29/78 653
, H01L 21/336
H01L 29/78 655 B
, H01L 29/78 653 A
, H01L 29/78 658 A
, H01L 29/78 658 G
