特許
J-GLOBAL ID：200903033909494525

表裏導通基板及びその製造方法

発明者：
森泉 清和

森泉 清和 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 横山 淳一
公報種別：公開公報
出願番号（国際出願番号）：特願2000-226269
公開番号（公開出願番号）：特開2002-043468
出願日： 2000年07月27日
公開日（公表日）： 2002年02月08日
要約：
【要約】【課題】本発明は表裏導通基板とその製造方法に関するもので、特に電子計算機等、LSIの高集積多端子化、装置の小型化等の要求に対応する高密度な表裏導通基板及びその製造方法に関し、更なる高密度要求が可能な表裏導通基板を提供する。【解決手段】異方性エッチング可能な材料から構成され、少なくとも第1の面と第2の面とを導通させる導電部分を有する複数の柱体と、該複数の柱体を支持する絶縁性基板とを有する。
請求項（抜粋）：
異方性エッチング可能な材料から構成され、少なくとも第1の面と第2の面とを導通させる導電部分を有する複数の柱体と、該複数の柱体を支持する絶縁性材料と、から構成されることを特徴とする表裏導通基板。
IPC (5件)：
H01L 23/15 ,  H01L 23/12 ,  H01L 23/12 301 ,  H01L 23/12 501 ,  H05K 3/46
FI (6件)：
H01L 23/12 301 Z ,  H01L 23/12 501 B ,  H05K 3/46 N ,  H01L 23/14 C ,  H01L 23/12 D ,  H01L 23/12 N
Fターム (17件)：
5E346AA42 ,  5E346CC04 ,  5E346CC08 ,  5E346CC16 ,  5E346CC32 ,  5E346CC36 ,  5E346CC38 ,  5E346DD16 ,  5E346DD22 ,  5E346DD44 ,  5E346EE32 ,  5E346EE38 ,  5E346GG15 ,  5E346GG17 ,  5E346GG18 ,  5E346GG28 ,  5E346HH03
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM