特許
J-GLOBAL ID：200903034802819410

多層ゲート半導体デバイス及びその製造方法

発明者：
アニール・コッタントアライル

アニール・コッタントアライル について

, 
ロジェ・ロ

ロジェ・ロ について


出願人/特許権者：
アンテルユニヴェルシテール・ミクロ-エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ

アンテルユニヴェルシテール・ミクロ-エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ について


代理人 (2件)： 河宮 治 ,  石井 久夫
公報種別：公開公報
出願番号（国際出願番号）：特願2004-217412
公開番号（公開出願番号）：特開2005-051241
出願日： 2004年07月26日
公開日（公表日）： 2005年02月24日
要約：
【課題】 電子とホールの両方のキャリア移動度を改善した半導体デバイスを提供すること。【解決手段】 基板(1)と、 前記基板(1)上に形成された第1コンタクト領域(3)及び第2コンタクト領域(4)と、 前記第1コンタクト領域(3)と前記第2コンタクト領域(4)との間に形成され、前記第1コンタクト領域(3)と前記第2コンタクト領域(4)とを接続する半導体フィン部(5)とを備え、 前記半導体フィン部(5)が、歪みが緩和された材料により形成される物体(7)を有し、前記物体(7)が、前記基板(1)に面しない表面(12)を有することを特徴とする半導体デバイスとする。【選択図】図2A
請求項（抜粋）：
基板(1)と、 該基板(1)上に形成された第1コンタクト領域(3)及び第2コンタクト領域(4)と、 前記第1コンタクト領域(3)と前記第2コンタクト領域(4)との間に形成され、前記第1コンタクト領域(3)と前記第2コンタクト領域(4)とを接続する半導体フィン部(5)とを備え、 前記半導体フィン部(5)が、歪みが緩和された材料により形成される物体(7)を有し、該物体(7)が、前記基板(1)に面しない表面(12)を有することを特徴とする半導体デバイス。
IPC (2件)：
H01L29/78 ,  H01L29/786
FI (7件)：
H01L29/78 301X ,  H01L29/78 301B ,  H01L29/78 301G ,  H01L29/78 618C ,  H01L29/78 618B ,  H01L29/78 618E ,  H01L29/78 617K
Fターム (44件)：
5F110AA01 ,  5F110AA04 ,  5F110BB04 ,  5F110CC02 ,  5F110DD01 ,  5F110DD11 ,  5F110EE09 ,  5F110EE22 ,  5F110EE30 ,  5F110EE43 ,  5F110FF27 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG04 ,  5F110GG12 ,  5F110GG19 ,  5F110GG22 ,  5F110GG28 ,  5F110GG42 ,  5F110HM04 ,  5F110NN71 ,  5F110QQ01 ,  5F110QQ08 ,  5F110QQ11 ,  5F140AA05 ,  5F140AC28 ,  5F140AC36 ,  5F140BA01 ,  5F140BA05 ,  5F140BA06 ,  5F140BA07 ,  5F140BA09 ,  5F140BB01 ,  5F140BB05 ,  5F140BB06 ,  5F140BB18 ,  5F140BC13 ,  5F140BC15 ,  5F140BF01 ,  5F140BF04 ,  5F140BF41 ,  5F140BF46 ,  5F140BG31
引用特許：
出願人引用 (1件)
  • 米国特許出願第6,475,869号明細書
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM