特許
J-GLOBAL ID：200903034809635578
縦型半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
岩橋 文雄
, 坂口 智康
, 内藤 浩樹
公報種別：公開公報
出願番号（国際出願番号）：特願2004-196546
公開番号（公開出願番号）：特開2006-019553
出願日： 2004年07月02日
公開日（公表日）： 2006年01月19日
要約：
【課題】アバランシェ破壊耐量を向上させつつ、オン抵抗の上昇を防止できる縦型半導体装置を提供する。【解決手段】MOSFETセルはP型チャネル領域2の中心を頂点とした正方形を単位領域とし、縦横とも一定の配列ピッチで配置されている。ドレイン領域となるN型半導体基板1の表面上にP型チャネル領域2が選択的に形成され、P型チャネル領域2の中にN型ソース領域3が選択的に形成され、N型半導体基板1の表面上にゲート酸化膜を介してゲート電極4が形成されている。ソース領域3と接続するソース電極6と、N型半導体基板1の裏面にはドレイン電極7が形成されている。上から見て単位領域の中央部で、P型チャネル領域2の底部と同じかそれより深い位置にP型埋め込み領域9が形成されている。【選択図】図1
請求項（抜粋）：
ドレイン領域となる第1導電型の半導体基板の表面側に所定の配列ピッチと形状で形成された複数の第2導電型のチャネル領域と、
前記第2導電型のチャネル領域内に形成された第1導電型のソース領域と、
前記第1導電型の半導体基板上にゲート絶縁膜を介して形成されたゲート電極を備えた縦型半導体装置であって、
隣接する前記第2導電型のチャネル領域の間で且つ前記第2導電型チャネル領域の底部と同じかそれより深い位置に第2導電型の埋め込み領域が形成されていることを特徴とする縦型半導体装置。
IPC (2件)：
FI (2件)：
H01L29/78 652G
, H01L29/78 658A
出願人引用 (1件)
-
電界効果トランジスタ
公報種別：公開公報
出願番号：特願平5-073539
出願人：関西日本電気株式会社
審査官引用 (12件)
全件表示
前のページに戻る
