特許
J-GLOBAL ID：200903035135482343

半導体装置の製造方法及び記憶媒体

発明者：
陳 麗紅

陳 麗紅 について

, 
田村 純

田村 純 について

, 
田原 慈

田原 慈 について


出願人/特許権者：
東京エレクトロン株式会社

東京エレクトロン株式会社 について


代理人 (1件)： 高山 宏志
公報種別：公開公報
出願番号（国際出願番号）：特願2008-150894
公開番号（公開出願番号）：特開2009-295935
出願日： 2008年06月09日
公開日（公表日）： 2009年12月17日
要約：
【課題】 比誘電率が約1の層間絶縁層を備える半導体装置において、配線を良好な形状で形成すること、及びエアギャップ形成後においても配線の変質を抑制することの少なくともいずれか一方を実現できる半導体装置の製造方法を提供すること。【解決手段】 比誘電率が約1の層間絶縁層を備える半導体装置の製造方法であって、配線6間を絶縁する層間絶縁膜2にエアギャップ7を形成する前に、層間絶縁膜2を疎水改質処理する工程、及び配線6間を絶縁する層間絶縁膜2にエアギャップ7を形成した後に、配線6を疎水改質処理する工程の少なくともいずれか一方を具備する。【選択図】 図1
請求項（抜粋）：
比誘電率が約1の層間絶縁層を備える半導体装置の製造方法であって、 配線間を絶縁する層間絶縁膜にエアギャップを形成する前に、前記層間絶縁膜を疎水改質処理する工程、及び 配線間を絶縁する層間絶縁膜にエアギャップを形成した後に、前記配線を疎水改質処理する工程の少なくともいずれか一方を具備することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/768 ,  H01L 23/522
FI (1件)：
H01L21/90 N
Fターム (29件)：
5F033HH11 ,  5F033HH15 ,  5F033HH21 ,  5F033JJ11 ,  5F033JJ21 ,  5F033KK11 ,  5F033KK15 ,  5F033KK21 ,  5F033MM02 ,  5F033MM05 ,  5F033MM12 ,  5F033MM13 ,  5F033NN05 ,  5F033NN06 ,  5F033NN07 ,  5F033QQ00 ,  5F033QQ09 ,  5F033QQ27 ,  5F033QQ35 ,  5F033QQ94 ,  5F033RR01 ,  5F033RR25 ,  5F033RR29 ,  5F033RR30 ,  5F033WW09 ,  5F033XX00 ,  5F033XX10 ,  5F033XX15 ,  5F033XX24
引用特許：
出願人引用 (2件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM