特許
J-GLOBAL ID:200903089900150845
溝配線または接続孔を有する半導体装置の製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
高山 宏志
公報種別:公開公報
出願番号(国際出願番号):特願2004-358609
公開番号(公開出願番号):特開2006-049798
出願日: 2004年12月10日
公開日(公表日): 2006年02月16日
要約:
【課題】 電気的特性および信頼性に優れた溝配線または接続孔を有する半導体装置の製造方法を提供する。【解決手段】 層間絶縁膜74上に所定の回路パターンを有するレジスト膜75bを形成し、レジスト膜75bをマスクとしてエッチング処理し、層間絶縁膜74にビア78aを形成する。このエッチング処理によって層間絶縁膜74に形成されたビア78aの側面部をシリル化処理し、ビア78aの側面部をエッチング処理によるダメージから回復させる。その後、ビア78aに金属を埋め込み、その表面を平坦化する。【選択図】 図8
請求項(抜粋):
被エッチング膜の表面に所定の回路パターンを有するエッチングマスクを形成する工程と、
前記被エッチング膜をエッチング処理し、前記被エッチング膜に溝または孔を形成する工程と、
前記エッチング処理によって前記被エッチング膜に形成された溝または孔の側面部をシリル化処理し、前記溝または孔の側面部を前記エッチング処理によるダメージから回復させる工程と、
を有することを特徴とする溝配線または接続孔を有する半導体装置の製造方法。
IPC (2件):
H01L 21/768
, H01L 21/306
FI (2件):
H01L21/90 A
, H01L21/302 104H
Fターム (44件):
5F004AA07
, 5F004BA06
, 5F004BA09
, 5F004BB11
, 5F004BB28
, 5F004BD01
, 5F004BD03
, 5F004CA01
, 5F004DA00
, 5F004DA01
, 5F004DA23
, 5F004DA25
, 5F004DA26
, 5F004DB00
, 5F004DB24
, 5F004EA22
, 5F004FA08
, 5F033HH11
, 5F033JJ01
, 5F033JJ11
, 5F033KK11
, 5F033MM01
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP15
, 5F033PP27
, 5F033QQ09
, 5F033QQ10
, 5F033QQ12
, 5F033QQ37
, 5F033QQ48
, 5F033QQ73
, 5F033QQ91
, 5F033QQ92
, 5F033RR01
, 5F033RR06
, 5F033RR21
, 5F033RR29
, 5F033SS11
, 5F033XX00
, 5F033XX24
引用特許:
出願人引用 (1件)
審査官引用 (11件)
全件表示
前のページに戻る