特許
J-GLOBAL ID：200903036197198133
減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (3件)：
山本 秀策
, 安村 高明
, 森下 夏樹
公報種別：公表公報
出願番号（国際出願番号）：特願2004-529920
公開番号（公開出願番号）：特表2005-536876
出願日： 2003年08月22日
公開日（公表日）： 2005年12月02日
要約：
組成的に勾配した半導体層における転位パイルアップは、減少もしくは実質的に除かれ、これによって、増加した半導体デバイス歩合および製造性に導く。このことは、組成的に勾配したバッファ層の後に続く成長および緩和の前のスタート層としておよび/または組成的に勾配した層の成長および緩和中の少なくとも1つの中間層としてその表面にわたり実質的に均一に分布する複数のスレッディング転位を有する半導体層を導入することによって達成される。この半導体層は、半導体層の表面に近接して位置するシード層、およびそこに均一的に分布するレッディング転位を有することを含み得る。
請求項（抜粋）：
第1の半導体層の表面にわたり実質的に均一に分布する複数のスレッディング転位を有する第1の半導体層と、
該第1の該表面の上に位置する組成的に均一なキャップ層であって、実質的に緩和した組成的に均一なキャップ層と
を含む、半導体構造。
IPC (1件)：
FI (1件)：
Fターム (18件)：
5F152LL03
, 5F152LL09
, 5F152LN08
, 5F152LN13
, 5F152LN14
, 5F152LN28
, 5F152MM04
, 5F152NN03
, 5F152NN04
, 5F152NN15
, 5F152NP04
, 5F152NQ02
, 5F152NQ03
, 5F152NQ04
, 5F152NQ05
, 5F152NQ06
, 5F152NQ08
, 5F152NQ10
出願人引用 (2件)
-
米国特許第5,442,205号明細書
-
米国特許第6,107,653号明細書
審査官引用 (6件)
全件表示
前のページに戻る
