特許
J-GLOBAL ID：200903036255932594
圧接型半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願2000-343800
公開番号（公開出願番号）：特開2002-151646
出願日： 2000年11月10日
公開日（公表日）： 2002年05月24日
要約：
【要約】【課題】 熱疲労試験を行ったときに、熱応力の影響による内部圧力分布の不均一性を改善するように構成されたマルチチップ圧接型半導体装置を提供する。【解決手段】 MOSゲート駆動型チップ1を含む複数の半導体チップ1、2の各終端部に合成樹脂のチップフレーム7を装着し、各チップを互いにそのチップフレームを接するように同一平面に配列し、これらを第1の電極板4及び第2の電極板3で圧接し固定するマルチチップ圧接型半導体装置を構成する。その外囲器を構成するキャップ5はビッカーズ硬度50以上、好ましくは80以上の銅もしくは銅合金を用いる。熱疲労試験中の温度変化に伴う面圧分布すなわち応力の変化に対しても弾性変形するキャップを用いることにより、半導体装置内部の面圧の均一性を保つことが可能となり、圧力抜けによるチップ電極のせり出しや摺動によるチップ特性劣化が防止できる。
請求項（抜粋）：
複数の半導体素子と、前記半導体素子の第1の面に接する第1の中間導電板と、前記半導体素子の第2の面に接する第2の中間導電板と、銅もしくは銅合金からなり、前記第1の中間導電板に接する部分を有する第1の電極板と、銅もしくは銅合金からなり、前記第2の中間導電板に接する部分を有する第2の電極板と、前記半導体素子を同一平面に配置し、これら同一平面に配置された前記半導体素子を前記第1の中間導電板及び前記第2の中間導電板とで上下から所定の圧接力で圧接してなり、前記第2の電極板もしくは前記第1の電極板にはビッカース硬度が50以上の材料を用いることを特徴とする圧接型半導体装置。
IPC (2件)：
引用特許：
前のページに戻る
