半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：後藤洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-190657
公開番号（公開出願番号）：特開平10-041385
出願日： 1996年07月19日
公開日（公表日）： 1998年02月13日
要約：

【要約】【課題】埋め込み配線の形成を容易にし、かつ隣接配線間の容量を低減する。【解決手段】素子或いは配線層を有する半導体基板上に、シリコン酸化膜を堆積した後、この上にSiOF等の低誘電率膜を堆積する。この低誘電率膜層に通常の露光・現像及び異方性ドライエッチングにより配線溝を形成する。この際下層のシリコン酸化膜がエッチングストッパーとなるので配線溝の深さは均一になる。また配線層間の層間絶縁膜がエッチングストッパーとなるので、従来のような窒化膜等のエッチングストッパーを用いる製法に比べ、製造が容易である。この溝を含む基板全面に配線金属を堆積し、化学的機械的研磨法(CMP法)で溝内部以外の金属を除去する。隣接配線間に低誘電率膜があることにより、例えば低誘電率膜としてSiOF膜を用いた場合、配線寄生容量は従来の溝配線に比べ3割低減できる。

請求項（抜粋）：

半導体基板上の素子領域或いは配線層上に第1の絶縁膜を有し、該第1の絶縁膜上に配線パターンを有し、少なくとも該配線パターンに挟まれた領域に前記第1の絶縁膜に比べエッチングレートが高く、且つ比誘電率が低い第2の絶縁膜を有することを特徴とする半導体装置。

IPC (4件)：

H01L 21/768 , H01L 21/3065 , H01L 21/3213 , H01L 21/31

FI (4件)：

H01L 21/90 K , H01L 21/302 J , H01L 21/88 C , H01L 21/95

引用特許：

審査官引用 (5件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平3-315944 出願人：日本電気株式会社
半導体装置の層間絶縁膜構造
公報種別：公開公報出願番号：特願平7-003727 出願人：ソニー株式会社
半導体装置
公報種別：公開公報出願番号：特願平5-088880 出願人：株式会社東芝

全件表示

前のページに戻る