特許
J-GLOBAL ID：200903036646734312

半導体記憶装置及びそれを用いた半導体装置

発明者：
大輪 義仁

大輪 義仁 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-064209
公開番号（公開出願番号）：特開平11-250682
出願日： 1998年02月27日
公開日（公表日）： 1999年09月17日
要約：
【要約】 (修正有)【課題】 高電圧デコーダにチャージポンプを用いずに、低電圧駆動が可能でレイアウト設計の自由度が高まる半導体記憶装置。【解決手段】 行デコーダは、EEPROMのメモリ素子に対するデータの書換え、消去、読出しに応じ、ソース線Sとワード線WLとに電源電圧以下の電圧を供給する。2本のワード線WLO,WL1と1本の共通ソース線S1とを一組とするライン群に対し一つ設けられ、高電圧発生回路110からの高電圧を、各ライン群に供給する複数の高電圧デコーダ104を有する。高電圧デコーダは、高電圧発生回路の出力をワード線及び共通ソース線への供給ライン途中に接続したp型半導体スイッチ120と、p型半導体スイッチを行デコーダの出力に基づきオン、オフするレベルシフタ130とを有し、レベルシフタは、第1のn型半導体スイッチ132と、第1のp型半導体スイッチ134と、第2のp型半導体スイッチ136とを有する。
請求項（抜粋）：
ソース・ドレイン領域と、フローティンクゲートと、コントロールゲートとを有するメモリ素子を多数配列して成る半導体記憶装置において、各々の前記メモリ素子に対するデータの書き換え、消去、読み出しに応じて、前記コントロールゲートに接続されて行方向に延びる複数のワード線に、第1の電圧以下の複数電圧を選択的に供給する行デコーダと、前記第1の電圧より高電圧の第2の電圧が入力される高電圧入力端子と、前記複数のワード線の少なくとも1本の被昇圧線に対して一つ配置され、前記高電圧入力端子からの前記第2の電圧に基づいて、複数の前記被昇圧線をそれぞれ選択的に昇圧する複数の高電圧デコーダと、を有し、各々の前記高電圧デコーダは、前記高電圧入力端子と前記少なくとも1本の被昇圧線とを接続する供給ライン途中に設けられたp型半導体スイッチと、前記p型半導体スイッチのゲート電位を、前記行デコーダの出力に基づいて、オン電位とオフ電位の間でレベルシフトさせるレベルシフタと、を有することを特徴とする半導体記憶装置。
FI (2件)：
G11C 17/00 632 A ,  G11C 17/00 633 A
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM