特許
J-GLOBAL ID：200903037506116089

半導体装置の製造方法

発明者：
渡辺 孝幸

渡辺 孝幸 について


出願人/特許権者：
富士通カンタムデバイス株式会社

富士通カンタムデバイス株式会社 について


代理人 (1件)： 北野 好人 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-288438
公開番号（公開出願番号）：特開2002-174746
出願日： 2001年09月21日
公開日（公表日）： 2002年06月21日
要約：
【要約】【課題】 被り成長を生じることなく、メサストライプ等の突出構造に対して埋込層を成長しうる半導体装置の製造方法を提供する。【解決手段】 SiO2膜16が形成された面を有するメサストライプ18に対し、SiO2膜16が形成された面以外のメサストライプ18の周辺にSe又はSを5×1018cm-3以上の濃度で添加したn型InP埋込層22を形成する。
請求項（抜粋）：
マスクが形成された面を有する突出構造に対し、前記マスクが形成された面以外の前記突出構造の周辺にSe又はSを5×1018cm-3以上の濃度で添加したIII-V族半導体の埋込層を形成することを特徴とする半導体装置の製造方法。
IPC (3件)：
G02B 6/13 ,  G02B 6/122 ,  H01L 21/205
FI (3件)：
H01L 21/205 ,  G02B 6/12 M ,  G02B 6/12 D
Fターム (28件)：
2H047KA03 ,  2H047LA12 ,  2H047PA05 ,  2H047PA21 ,  2H047PA24 ,  2H047QA02 ,  2H047TA36 ,  2H047TA44 ,  5F045AA04 ,  5F045AB12 ,  5F045AB17 ,  5F045AB18 ,  5F045AB32 ,  5F045AB33 ,  5F045AC01 ,  5F045AC03 ,  5F045AC08 ,  5F045AC13 ,  5F045AC19 ,  5F045AD10 ,  5F045AE25 ,  5F045AF04 ,  5F045AF20 ,  5F045DA55 ,  5F045DA60 ,  5F045DB02 ,  5F045DB05 ,  5F045HA13
引用特許：
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM